精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCBブログ
FPGAに基づくPCBボード試験機のハードウェア回路の設計について
PCBブログ
FPGAに基づくPCBボード試験機のハードウェア回路の設計について

FPGAに基づくPCBボード試験機のハードウェア回路の設計について

2022-07-19
View:91
Author:ipcb

試験速度を向上させるために PCBボード 試験機、回路基板の設計を簡素化する。システムの再構成可能性の改善とアルゴリズム移植の簡便性、ハードウェア制御システムの設計 PCBボード FPGAに基づく試験機を提案する。インザデザイン、制御システムのハードウェア設計およびデバッグは完了する。モデル、ハードウェア記述言語、従来の回路では実現しにくい問題が解決される。基本的なテスト原理 PCBボード試験機はオームの法則だ。テスト方法は、テストされるべきポイントの間にあるテスト電圧を加えることである。デコード回路を使用してテストする2つのポイントを選択しする。PCBボードに2つのポイント間の対応する抵抗値を取得する。電圧信号、電圧比較回路の2つの点の間の抵抗または連続性をテストする。以上の手順を繰り返して回路基板全体をテストする。多くのテストポイントのために、一般テスト機は2048ポイント以上、テスト制御回路は、より複雑である。テストポイントの探索方法と切り替え方法は、試験機の試験速度に直接影響する。FPGAに基づくハードウェア制御システムの設計を重視しなければならない。


PCBボード


ハードウェア制御システム

テスト・プロセスは、ホスト・コンピュータの制御の下で異なる。テスト・スイッチをオンにするために試験回路を制御することになっている。テストマシンシステムは上位計算機pc 104、テスト制御ロジック(fpgaで実装)、高電圧試験回路で構成される。その中でも上位計算機は、ヒューマンコンピュータインタラクション、テストアルゴリズム、テストデータ処理、制御出力の機能を主に完成している。FPGAは、PCBボードのテストプロセスを完了するために、高電圧テスト回路を制御する。PC 104バスを介して上位計算機によるテストの制御としてPC 104とFPGAを使用する。


FPGAとPC 104間のインタフェース回路

PC104バスは、組み込み制御のために特別に定義された産業制御バスであり、その信号定義は基本的にISAバスと同じである。PC 104バスは、4つのタイプのバス・サイクル、すなわち8ビット・バス・サイクル、16ビット・バス・サイクル、DMAバス・サイクルおよびリフレッシュ・バス・サイクルを有する。16ビットI/Oバスサイクルは3クロックサイクルであり、8ビットI/Oバスサイクルは6クロックサイクルである。ISAバスは、通信速度を向上させるために、16ビットのI/Oモードの16ビット通信モードを採用している。PC 104のリソースを十分に利用するために、FPGAはPC 104のシステムバスの拡張の後、オンラインで構成される。


FPGAとシリアルA/DとD/Aデバイスのインタフェイス

テスタのシステム設計要件によれば、テスト電圧及び2チャンネル基準電圧、すなわち少なくとも3つのA/D変換チャネルがあるかどうかのセルフチェックを行う必要がある。2つの比較回路の基準電圧はD/Aで出力されるので、システムのD/Aチャネルは2チャンネル必要となる。A/DおよびD/Aの制御信号線の数を減らすために、シリアルA/D、D/Aデバイスが選択される。TLV 5618は、CMOS互換性のある3線シリアルバスを介してデジタル的に制御されるTiからのバッファされたリファレンス入力(ハイインピーダンス)を有するデュアル12ビット電圧出力DACである。デバイスは16ビットのコマンド語を受け入れて、2つのD / Aアナログ出力を生成する。TLV 5618は、単一のI/Oサイクルのみであり、外部クロックSCL_Kによって決定され、16クロックサイクルの間、コマンドワードをオンチップレジスタに書き込み、完了後にD/A変換を行う。TLV 5618 RE広告 IN COMMANDワードはCSの立ち下がりエッジから有効であり、次のSCLKの立ち下がりエッジからデータを読み始める。16ビットデータを読み出した後、次のCSの立ち下がりエッジが発生するまで変換サイクルに入る。TLC 2543は、直列制御を有する12ビット、スイッチトキャパシタ逐次近似A/Dコンバータ、及びTiからの11入力である。TLC 2543の動作プロセスは、I/Oサイクルと変換サイクルの2つのサイクルに分けられる。I/Oサイクルは、外部クロックSCLKによって決定され、外部クロックSCLKは、8、12、または16クロックサイクルの間継続し、同時に2つのオペレーションを実行する。SCLK 8、12、16ビット変換結果の立ち下がりエッジでMSBモードで出力する。変換サイクルは、EOC信号がハイになるまでI/OサイクルにおけるSCLKの立ち下がりエッジで始まり、変換が完了していることを示す。TLV 5618のI/Oサイクルと一致するように、MSB方式を採用し、CSの16クロック伝送のタイミングを使用する。


両方のデバイスがSPIインタフェースであるので、それらは同じSPIバスに接続して、異なるチップセレクトシグナルを経て異なるデバイスに作用できる。SPIインタフェースプロトコルは複雑であり、図3から分かるように、これらの2つのデバイスのタイミングはすべてSPIインタフェースタイミングを使用しない。上記のロジックに沿ったタイミングを実現し、標準SPIインタフェースIPチェックFPGAリソースの廃棄物を削減するために、同期状態マシン(FSM)の設計方法を実現するためにVerilogハードウェア記述言語を採用し、タイミングシーケンスを制御するためにADCとDACを書き込む。プログラムは実際に入れ子状の状態機械であり、マスターステートマシンとスレーブステートマシンは、制御ラインによって開始されたバスを介して異なる入力信号条件のもとで異なる機能を有する有限状態機械を構成する。図3から、D/A動作は4つの状態を有し、A/D動作は7つの状態を有することがわかる。つの状態のいくつかの状態は同じであるので、有限状態機械はシリアルA / DおよびD / Aの操作を完了するために用いることができる。プログラムは実際に入れ子状態のマシンです。マスター状態機械およびスレーブ状態機械は、共役バスを経た共役差積入力信号の下で共役差積機能を有するより複雑な有限状態機械を形づくる。ドライブクロック(SCLK)とデータバス(SI,SO)はA/DとD/A動作で共用される。動作のライトサイクルが16のクロックサイクルを有して、リードサイクルが12のクロックサイクルを有するので、モジュールは3つのネストした有限状態機械においてされる。システム設計において、ADおよびDA操作は、単一のモジュールにカプセル化され、上位層制御モジュールは、コマンドワードおよび制御信号を出力して、このモジュールの対応する動作を開始する。操作が完了した後に(アイドル状態に入る)、このモジュールは、対応するステータス信号を上位層モジュールに送信する。


FPGAプログラミングフレームワーク

FPGAオンチッププログラムは、テストシステム全体の正しい操作の鍵だ。トップダウンFPGA設計原理に従って、システムは、5つの独立したモジュール、すなわち、通信モジュール(ISA)、テストモジュール(試験)、AD/DAモジュール、デコードモジュール(デコーダモジュール)、およびRAM制御モジュール(RAMCTL)に分割される。ISAモジュール:システム通信および制御モジュールは、ホストコンピュータ、コマンド語解釈、制御信号生成などとの通信を完了する。システムは、ホストコンピュータによって送信されたオン抵抗、絶縁電圧、および他のパラメータに従って基準電圧の出力を完了するようにADPAモジュールを起動するテストモジュールを起動して、テストコマンドに従ってテストプロセスを完了する。データは同期して実行されている複数の同期状態機械の間で転送される。そして、複数のプロセスの間でデータ通信とデータ同期を制御することはより難しい。RAM制御モジュール:テスト開始前に、ホストコンピュータはテストポイントの情報をバスを介してISAモジュールに送信し、ISAモジュールはそれをオンチップRAMに格納するテスト終了後、RAMのテスト結果をホストコンピュータに送信する。テストの間、テスト・モジュールはRAMのテストポイントの情報を読みとることによって、対応するテスト・スイッチをオープンして、それからRAMにテスト結果を保存する。このように、両方のモジュールは、2つのモジュール間のデータ共有を達成するためにRAMを読み書きする必要がある。そして、それは2つのグループの読出しおよび書込み信号線を各々RAMモジュールに接続するために制御信号を必要とする。そして、RAM制御モジュールはこの機能を完了する。テストモジュール(TEST):スイッチカードセルフチェック、連続テスト、絶縁テスト等の各種のテスト手順があるが、テスト手順は同じテストだ。テストの作業工程は、比較回路AUM_THE_THE_TESTの基準電圧をテストすべきポイントのスイッチをオンにする。このモジュールは異なるopcodeに従って異なるテストプロセスに入る。テスト結果とテストポイント番号は13ビットのデータをまとめてRAMに保存し、元のテストポイントの数情報をカバーする。


デコードモジュール:このモジュールはテストモジュール( test )の後にハングする。これは、実際の回路にスイッチ番号のマッピングを完了する。テストピン・アレイの異なるフォームおよびデコード回路および制御回路の異なるハードウェア設計のために, 上位レベルモジュールによって出力されたテストスイッチ情報は、テストスイッチ回路を制御するための出力として直接使用することはできない。デコードモジュールは、2つの間の変換を完了する。AD / DAモジュール( AD / DA ) : A / Dを操作するためのSPIバスインターフェースの設計とD装置, モジュールは、許容可能な(愛らしい、damnable)信号で開始され、ビジー信号は変換完了フラグ信号として使用される。D/操作は他のモジュールに対してカプセル化される。システムの各モジュールは、Verilogハードウェア記述言語で書かれる。 そして、ネストした同期状態機械(FSM)の多重レイヤーは、システム全体の論理関数を完了するために用いる各々のモジュールは、モジュールの機能シミュレーションを完了するためにシミュレーションツールmodelsimを使用する。そして、システムはポストシステムシミュレーションと合成を完了するために、機能テストUSE、配線、プログラムモジュールを最適化するために、トップレベルのデザインは、ブロック図入力方法を採用する。そして、モジュール間のデータフローは、ブロック図によって、より直観的に表示される。ハードウェア制御システム PCBボード FPGAをベースとした試験機は、試験速度を向上させる PCBボード 機械の試験と回路設計の簡素化、それに、FPGAの再構成可能特性のために、それは、システムのソフトウェア・アルゴリズムとハードウェア構造の更なる最適化とアップグレードのための良い基盤を築いた。 PCBボード.


(株)iPCBはPCB&PCBAの設計、製造販売及びこれらの付随業務の電子相関事業を手掛けています。弊社の詳細はリンク:https://www.ipcb.jp/ 或いは/public/upload/image/20220729/fac4286eb32be2ebfebafa05fb5b04c9.。