精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCBブログ
プリント基板上(PCB)のビアについて
PCBブログ
プリント基板上(PCB)のビアについて

プリント基板上(PCB)のビアについて

2022-07-26
View:83
Author:ipcb

ビアは多層PCBボードの重要な構成要素の一つです。そして、掘削のコストは、通常コストの30 %から40 %までを占めています。ビアは簡単に言えば、PCB上のあらゆる穴をビアと呼べます。


1 .機能の観点から、ヴィアスは2つのカテゴリーに分けられます。

1)層間の電気的接続として用いられる。

2)装置の固定・位置決めに用いられる。


プロセスに関して、これらのビアは、一般に三つのカテゴリー、すなわちブラインドビア、埋込みビア、およびスルーホールを通して分けられます。

ブラインドホールは、表層回路および下にある内部回路の接続のための特定の深さで、プリント回路基板の上下の表層に位置しています。そして、孔の深さは、ある比率(直径)を通常しません。

埋込みビアは、プリント回路基板の内側の層に位置する接続孔を参照し、これは回路基板の表面に延在しません。上記2種類のホールは、回路基板の内層に位置し、積層前のスルーホール形成工程によって完成します。ビアホール形成時には、いくつかの内部層を重ね合わせてもよいです。


第3のタイプはスルーホールと呼ばれ、回路基板全体を貫通し、内部配線用または部品用取付孔として使用することができます。スルーホールは容易に実現でき、コストが安いため、他の2種類のスルーホールの代わりにプリント基板の大部分を使用します。なお、以下のビアホールは、特に指定しない限りスルーホールとします。設計図から見ると、ビアは主に2つの部分から構成され、1つは中央のドリル穴であり、もう一方はドリル穴の周りのパッド領域です。これらの2つの部品のサイズは、ビアのサイズを決定します。明らかに、高速で高密度のPCBボードの設計において、設計者は常にビアホールを小さくすることを望み、より多くの配線スペースを基板上に残すことができます。また、バイアホールの方が小さい方が、寄生容量が小さく、高速回路に適しています。しかし、ホールサイズの縮小によってもコストが増大し、ビアホールの大きさを無期限に縮小することができません。それは穴やメッキなどのプロセス技術によって制限されています。穴が小さいほど、穴が長くなるほど穴が長くなり、中央からずれやすいまた、穴の深さが穴の直径の6倍を超えると、孔壁が銅で均一にメッキされることは保証されません。例えば、通常の6層PCBボード(スルーホール深さ)の厚さは約50ミルであるので、PCBボード製造者が提供する穴の直径は8 milに達することができます。


PCBボード


ビア自身の寄生容量は、ビア自身が接地に寄生容量を有します。グランド層上のビアの分離孔の直径がD 2であることが知られている場合、ビアパッドの直径はD 1であり、PCB基板の厚さはTであり、基板の誘電率比例は、1/2です。このとき、ビアの寄生容量は、C=1.41μTd 1/(D 2−D 1)であり、回路のビアの寄生容量の主な影響は、信号の立ち上がり時間を長くし、回路の速度を低下させることです。

例えば、厚さ50μmのPCB基板の場合、内径10 mil、パッド径20ミルのビアホールを使用し、パッドとグランド銅領域との距離を32 milとすれば、上記式でビアホールを近似できます。寄生容量はラフです。

C = 1.41 x 4.4 x 0.050 x 0.020 / ( 0.032 - 0.020 )= 0.517 pf


コンデンサのこの部分による立ち上がり時間の変化は以下の通りです。

t 10 - 90 = 2.2 c ( z 0 / 2 )= 2.2 x 0.517 x ( 55 / 2 )= 31.28 psです。

これらの値から、1つのビアの寄生容量によって引き起こされる上昇と遅延の影響は非常に明白ではないが、ビアが層間にスイッチするためにトレースに複数回使用される場合、設計者は慎重に考慮すべきです。


ビアの寄生インダクタンスも同様に、ビアの寄生容量と共に寄生インダクタンスが存在します。高速ディジタル回路の設計では、寄生容量の影響よりもビアの寄生インダクタンスによる害が多いです。その寄生直列インダクタンスはバイパスコンデンサの貢献を弱めて、全体の電力システムのフィルタリング効果を減らします。ビアの近似的な寄生インダクタンスを以下の式で容易に計算することができます。ここで、Lはビアのインダクタンス、Hはビアの長さ、Dは中心ドリル穴の直径です。ビアホールの直径がインダクタンスに影響を及ぼす間、ビアホールの直径がインダクタンスにほとんど影響を及ぼすという式から、分かるように見えます。なお、上記の例を用いて、ビアのインダクタンスはL=5.08 x 0.050[Ln(4×0.050/0.010)+1]=1.015 nHとして算出することができます。信号の立ち上がり時間が1 nsであれば、等価インピーダンスはXL=1/3=90=19×90=0.19μsecです。このようなインピーダンスは、高周波電流が通過すると無視されることはありません。バイパスコンデンサは、ビアの寄生インダクタンスが乗算されるように、電源層と接地層とを接続するとき、2つのビアを通過する必要があることに留意されたいです。


ビア(VIA)の寄生特性の解析を通じて、高速PCB基板の設計により、高速PCBボードの設計では、回路設計に多くの場合、一見単純なビアがもたらすことがわかります。ビアの寄生効果による悪影響を低減するためには、デザインにおいてできるだけ多くのことを試みることができます。


1)コストと信号品質の両方を考慮し,合理的なサイズのサイズで選択する。例えば、6~10層のメモリモジュールPCBボード設計のために、10/20ミル(ドリル/パッド)ビアを使用する方がよい。いくつかの高密度小型ボードの場合は、8 / 18ミルを使用しようとすることができる。バイア現在の技術条件下では、より小さなバイアを使用することは困難だ。電源または接地のために、インピーダンスを減らすためにより大きなサイズを使用することを考慮する。

2)上述の2つの式から、より薄いPCBボードを用いることは、ビアの2つの寄生パラメータを低減するのに有益であると結論付けられる。

3 ) PCB上の信号トレースの層を変更しないようにしてください。

4)電源及びグランドのピンをできるだけ近くにドリル加工する。ビアとピンの間のリード線は、インダクタンスを増加させるので、より短い。同時に、電源および接地のリード線は、インピーダンスを減らすためにできるだけ厚くなければならない。

5) 信号のために短いリターン経路を提供する。それに、信号が変化すると、若干の接地されたビアを置いてください。いくつかの冗長な接地ビアをPCB上に多数で配置することも可能だ。もちろん、フレキシブルPCBは各層がパッドを有する場合には、ビアモデルは先に論じた。時々、我々はいくつかの層のパッドを減らすか、あるいは取り除くことができる。 特にビアの非常に高い密度の場合、銅層上の回路遮断器の形成につながり得る。この問題を解決するため、ビアの位置を移動するに加えて、ビア層にビアを配置することも考えられる。パッドのサイズを小さくする。


(株)iPCBはPCB&PCBAの設計、製造販売及びこれらの付随業務の電子相関事業を手掛けています。弊社の詳細はリンク:https://www.ipcb.jp/ 或いはhttps://www.ipcb.com/jp をご覧ください。