精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCBブログ

PCBブログ - DSP高速PCBボードの耐干渉設計

PCBブログ

PCBブログ - DSP高速PCBボードの耐干渉設計

DSP高速PCBボードの耐干渉設計

2022-08-03
View:432
Author:pcb

デジタル信号プロセッサ(DSP)の広範な応用に伴い、DSPに基づく高速信号処理PCBボードの設計は特に重要である。DSPシステムでは、DSPマイクロプロセッサの動作周波数は数百MHzに達することができ、そのリセット線、中断線と制御線、集積回路スイッチ、高精度a/D変換回路、および微弱アナログ信号を含む回路は干渉を受けやすい、そのため、安定した信頼性のあるDSPシステムを設計、開発するには、耐干渉設計が非常に重要である。干渉または干渉エネルギーは、受信機を望ましくない状態にする。直接(導体、共通インピーダンスなどによる結合)と間接(クロストークまたは放射による結合)の2種類の干渉があります。ランプ、モータ、蛍光ランプなどの多くの電気放出源は、干渉を引き起こす。電磁干渉には、干渉源、伝播経路、干渉受容体の3つの必要な影響方法がある。どちらかを切断する必要があります。電磁妨害問題。

PCBボード

1.DSPシステムにおける干渉発生の解析

安定した信頼性のあるDSPシステムを作るためには、あらゆる側面から干渉を除去しなければならず、完全に除去できなくても、できるだけ干渉を減らすべきだ。DSPシステムの場合、主な干渉は次のいくつかの態様から生じる:

1)入出力チャネル干渉。DSPシステムのデータ収集リンクのような順方向チャネルと後方向チャネルを介してシステムに入ることを意味し、干渉はセンサを介して信号に重畳され、データ収集の誤差を増加させる。出力リンクでは、干渉によって出力データのエラー、さらには完全なエラーが増加し、システムがクラッシュする可能性があります。光結合デバイスは、入出力チャネルの干渉を低減するために合理的に使用されることができる。センサとDSPマスタシステムとの干渉には、電気的分離を使用して正の干渉を導入することができる。

2)電力系統の干渉。DSPシステム全体の主要な干渉源。電源がシステムに電力を供給すると、電源にノイズが発生することもあるので、電源チップ回路を設計する際には、電源ケーブルを切り離す必要があります。

3)空間放射結合干渉。放射線による結合は一般的にクロストークと呼ばれる。電流が導線を流れるとクロストークが発生し、電磁場が隣接導線に過渡電流を誘起し、隣接信号の歪みやエラーを引き起こす。クロストークの強度は、デバイス、ワイヤの幾何形状、分離距離に依存する。DSP配線では、信号線間の距離が大きいほど、地線に近いほど、クロストークを効果的に低減することができる。



2.干渉の原因に対してPCBボードを設計する

以下に、DSPシステムPCBボードの製造過程における様々な干渉を低減する方法を提供する。

2.1多層板の積層設計

DSP高速デジタル回路では、信号品質を高め、配線の難易度を下げ、システムのEMCを増やすために、多層板のスタック設計が一般的に採用されている。スタック設計は短いリターンパスを提供し、結合面積を減少させ、差動モード干渉を抑制することができる。スタック設計では、専用の電源平面と接地平面が割り当てられ、接地平面と電源平面が密接に結合してコモンモード干渉を抑制する(隣接平面を使用して電源平面の交流インピーダンスを低減する)。最上階の下には電源層があり、コンポーネントの電源ピンは接地面を通ることなく電源に直接接続できます。重要な信号ルーティング空間がより大きくなり、デバイスができるだけ同じ階層上に配置されるように、重要な信号は最下位(最下位)に選択されます。必要がなければ、2層の部品でプレートを作らないことで、組み立て時間と組み立ての複雑さが増します。例えば、トップレベルでは、トップレベルのコンポーネントが密集しすぎている場合にのみ、高さが限られ、発熱量が低いデバイス(例えば、デカップリングキャパシタ(パッチ)))をボトムレベルに配置します。DSPシステムでは、大量の電線を敷設する必要がある場合があり、積層設計を使用して内層に配線することができます。従来のスルーホールが貴重な配線空間を大量に浪費している場合、ブラインド埋め込みビアを使用して配線面積を増やすことができる。


2.2レイアウト設計

DSPシステムの性能を得るためには、デバイスのレイアウトが非常に重要です。まず、DSP、Flash、SRAM、CPLDデバイスを配置します。これらのデバイスはルーティング空間をよく考慮し、次に機能独立の原則に基づいて他のICを配置し、I/Oポートの配置を考慮しなければなりません。上記のレイアウトと合わせてPCBボードのサイズを考慮する:サイズが大きすぎると、プリント配線が長すぎ、インピーダンスが増加し、ノイズ抵抗能力が低下し、ボードを作るコストも増加する、PCBボードが小さすぎると、放熱が悪くなり、スペースが限られ、隣接回線が干渉しやすくなります。したがって、実際の必要に応じてデバイスを選択し、配線空間に基づいてPCBのサイズを大まかに計算する必要があります。DSPシステムを配置する際には、以下のコンポーネントの配置に特に注意する必要があります。

1)高速信号配置:DSPシステム全体において、主要な高速デジタル信号線はDSP、FlashとSRAMの間に位置しているため、装置間の距離はできるだけ近く、接続はできるだけ短く、直接接続しなければならない。したがって、伝送路が信号品質に与える影響を低減するためには、高速信号トレースはできるだけ短くしなければならない。数百MHzの速度を有するDSPチップの多くは蛇行巻線を必要とすることも考慮されるべきである。これは、次の配線で強調表示されます。

2)デジタルモードデバイスレイアウト:大部分のDSPシステムは単一の機能回路ではなく、大量のCM 0 Sのデジタルデバイスとデジタルモードミキサデバイスを使用しているので、デジタルモードデバイスを個別にレイアウトすべきである。アナログ信号装置はできるだけ集中して、デジタル信号に対するデジタル信号の干渉を回避するために、デジタル地全体の中間にアナログ信号に属する独立した領域を描画できるようにしなければならない。D/A変換器のようなデジタルモード混合装置の中には、デジタルノイズを低減するためにデジタルノイズを信号源にフィードバックするためにデジタルループを提供するアナログ装置として知られているものがあります。模擬接地への影響。

3)クロックのレイアウト:クロック、チップ選択、バス信号に対して、できるだけI/O線とコネクタから離れなければならない。DSPシステムのクロック入力は干渉を受けやすく、その処理は非常に重要である。常にクロックジェネレータをできるだけDSPチップに近づけ、クロック線をできるだけ短くします。クロック水晶発振器のハウジングは接地されている。

4)デカップリングレイアウト:集積回路チップの電源上の電圧の瞬時オーバーシュートを減少させるため、集積回路チップ上にデカップリングコンデンサを増加させ、電源へのバリの影響を効果的に除去し、PCBボード上の電源回路を減少させることができる。はんしゃデカップリングキャパシタを追加すると、集積回路素子の高周波ノイズをバイパスすることができ、蓄積キャパシタとしても使用でき、集積回路ゲートを切り替えた瞬間に充放電エネルギーを提供し、吸収することができる。DSPシステムでは、デカップリングキャパシタは、DSP、SRAM、Flashなどの各集積回路上に配置され、各電源とチップ接地の間に追加され、デカップリングキャパシタはできるだけ電源端とICに近いことに特に注意しなければならない。足の部分。電源端(電源端)からICまでの電流の純度を確保し、ノイズ経路をできるだけ減らす。キャパシタを処理する際には、大きなビアまたは複数のビアを使用して、ビアとキャパシタ間の接続はできるだけ短く、厚くしなければなりません。2つのビアが遠く離れていると、パスが大きすぎてよくありません。デカップリングキャパシタの2つのビアは緊密であればあるほど良好であり、これによりノイズは短い経路で地面に到達することができる。また、電源入力や電池給電の場所に高周波キャパシタを追加することは非常に有益である。通常、デカップリングキャパシタの値はそれほど厳しくありません。通常、C=l/に基づいて計算されます。つまり、周波数が10 MHzの場合、0.1°Fのコンデンサを取ります。

5)電源の配置:DSPシステムを開発する際には、電源を慎重に考慮する必要がある。一部の電源チップは大量の熱を発生するため、放熱に有利な位置に優先的に配置し、他のコンポーネントから一定の距離を空ける必要があります。放熱は、放熱器を追加したり、装置の下に銅を置いたりすることで実現することができます。開発プレートの底に加熱アセンブリを置かないように注意してください。

6)その他の注意事項:DSPシステムの他のコンポーネントのレイアウトについては、溶接の容易さ、調整の容易さ、見栄えの要求をできるだけ考慮しなければならない。例えば、ポテンショメータ、調整可能インダクタンスコイル、可変キャパシタ、DIPスイッチなどの調整可能なデバイスは、全体的な構造と結合しなければならない。15 gを超える機器については、固定ブラケットを追加し、溶接し、PCBプレートの位置決め穴と固定ブラケットが占有する位置に特に注意しなければならない。PCB板エッジのコンポーネントとPCB板エッジとの距離は一般的に2 mm以上であり、PCB板は矩形であり、アスペクト比は3:2または4である。3.


2.3配線設計

DSPシステムの耐干渉性の向上とレイアウトのEMC能力の向上を総合的に考慮した後、配線にいくつかの対策と技術を採用する必要があります。

1)DSP配線:配線は通常デバイスから始まり、デバイスの周囲に広がる。PQFP(Plastic Quad FIat Pack)またはBGA(BaIl Grid Array)に封入されたデバイス、例えばDSPの場合、配線方向はSRAM、Flash、CPLDのレイアウト位置に基づいてほぼ決定され、ピンはファンアウトされるべきである。ファンアウトはQFPおよびBGA型デバイスにとって特に重要である。配線の最初にBGA型デバイスのピンをファンアウトすることで、後続の配線の時間を節約し、配線の品質と効率を向上させることができます。配線時には、電源PCBボードの動的配線などEDAツールの特徴を合理的に利用し、空間を計画する。動的を使用すると、この機能により、スペースを無駄にすることなく、線と線の間のスペースが自動的に規則的な範囲内に維持され、その後の変更が減少し、配線の品質と効率が向上します。高速DSPについては、クロストークと遅延同調のルーティング処理にも注意しなければならない。蛇行処理は、信号の完全性と高速信号基準平面の連続性を保証することができる。平面を分割する必要がある場合は、高速線が不連続な平面を通過しないように注意してください。交差しなければならない場合は、平面にコンデンサを加算します。信号線(トレース)間隔が信号線幅の3倍である場合、信号間の相互クロストーク(結合)の確率は約25%にすぎないので、電磁干渉(EMI)に対する要求を満たすことができる。したがって、CLKやSRAMなどの高速信号線については、隣の信号線と3倍以上の距離を保つことを覚えておいてください。長さを調整するとき、つまり、蛇行軌跡、線と線の幅は信号線の幅の3倍以上でなければならない。自分の信号線に対しても、信号線の3倍幅であることを含む。線幅は5ミル、巻線内部の距離は15ミルで、線幅の3倍以上である。

2)クロック配線:クロック信号に対して、他の信号の配線距離をできるだけ大きくし、距離が線幅の4倍を超えることを確保し、クロック(部分)の下で配線しない、アナログ電圧入力線の場合、基準電圧端子とI/O信号線はできるだけクロックから離れています。

3)システム電源の処理:電源はシステムの重要な構成要素である。PCBボードのスタック設計には個別の電源層が割り当てられているが、DSPシステムには各種のデジタルおよびアナログデバイスがあるため、各種電源も使用されているため、電源層は同じ電源特性を持つデバイスに区分されている。同じ領域に分割され、近くの電源プレーンに接続できます。しかし、分割時には、基準電力平面の信号を連続させることに特に注意しなければならない。実験により、40ミル線幅を通過する電流は1 Aであることが保証され、ビアLの場合、1 Aの電流は16ミルのドリル直径を通過することができるので、DSPシステムの場合、電源ケーブルは20ミルより大きくすることができる。電力線上の電磁放射線防護については、バイパスコンデンサを使用して回路基板上の交流電流の漏洩を制限すること、前記電力線上にコモンモードチョークコイルを直列に接続して、前記線路を流れるコモンモード電流を抑制する、配線を近づけて磁気放射面積を減らす。

4)接地処理:すべてのEMC問題において、主な問題は接地の不適切さに起因する。アース処理の品質はシステムの安定性と信頼性に直接影響する。接地には、出力線上のコモンモード電圧VCMを低減する機能、静電(ESD)に対する感受性を低下させる、電磁放射線を低減する。高周波デジタル回路と低周波アナログ回路の接地回路は混合できず、デジタル/アナログ接地は分離しなければならない。デジタル回路が高電位と低電位の間で切り換えると、電源と接地にノイズが発生するため、接地面が分離されていなければ、アナログ信号は依然として接地ノイズである。ぼうがいそのため、高周波信号は多点直列接地を採用し、接地線はできるだけ厚くして短縮しなければならない。そうすれば、電圧降下を下げる以外に、より重要なのは結合ノイズを下げることである。しかし、1つのシステムでは、どのように分割しても、最終的な地面は1つしかありませんが、放電経路は異なります。したがって、混合信号の干渉を除去するために、磁気ビーズまたは0 n抵抗器を介してデジタルおよびアナログ的に接続される。地表面を分割する場合は、参照面の連続性を保証する必要があります。デジタル/アナログが共存するPCBボードの場合、アナログ信号線が遠い場合は、参照帰還経路もアナログ接地するようにしてみてください。これは、アナログ接地がアナログ信号の接地層内の経路に沿って切断され、その参照平面の連続性を確保するためにアナログ接地を参照する必要があることを意味している。

5)その他の注意事項:配線中、電線の角は通常、高周波信号の外部送信結合を低減するために90°折り畳み線を形成してはならない。PCB上に銅を敷設する場合、できるだけ大面積の銅箔を使用しないようにしなければ、銅箔は長時間加熱すると脱落しやすい、大面積の銅箔を使用しなければならない場合は、銅箔や基板を除去するのに有利なようにメッシュで代用することができます。接着剤を加熱して揮発性ガスを発生させる。貫通部分の脚部(DIPPIN)に敷設された銅箔もヒートマットで処理する、生産性を高めるために半田付けを避けるべきである。入出力エッジは、反射干渉を回避するために互いに隣接していなければならない。必要に応じて、接地線を追加して隔離します。隣接する2つの層の配線は互いに垂直であり、並列結合が容易であるべきである。I/Oの場合、異なるI/O信号がPCBボード上で干渉しないように、それぞれの参照プレーンの異なる領域を分割することができます。