精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCBブログ
DSP用高速PCBボードのアンチジャミング設計
PCBブログ
DSP用高速PCBボードのアンチジャミング設計

DSP用高速PCBボードのアンチジャミング設計

2022-08-03
View:79
Author:pcb

With the wide application of DSP (Digital Signal Processor), 高速信号処理の設計 PCBボード DSPに基づいて特に重要です. DSPシステムで, DSPマイクロプロセッサの動作周波数は、何百MHz, とリセット線, 割り込みラインと制御線, 集積回路スイッチ, 高精度/変換回路, そして、弱いアナログ信号を含んでいるAND回路は、干渉するのが非常に容易であるすべてである安定で信頼性の高いDSPシステムの設計と開発, 干渉防止設計は非常に重要です. 干渉, または干渉するエネルギー, 受信機を望ましくない状態にする. There are two types of 干渉: direct (coupling via conductors, 共通インピーダンス, etc.) and indirect (coupling via crosstalk or radiation). 多くの電気源, 光のような, モーター, 蛍光灯, 干渉を起こす, and there are three necessary ways for electromagnetic interference (EMI) to have an impact, すなわち, 干渉源, 伝播経路, 干渉受容器. それらのうちの1つを切る必要があるだけです. 電磁干渉問題.

PCBボード

DSPシステムにおける干渉発生の解析

安定した信頼性の高いDSPシステムを作るためには、全ての面から干渉をなくす必要がある。DSPシステムのために、主な干渉は以下の局面から来ます:

1)入出力チャネル干渉。これは、DSPシステムのデータ取得リンクなどの順方向のチャネルと後方のチャネルを介してシステムに干渉し、干渉によってセンサを介して信号が重畳され、データ取得の誤差が増大するということである。出力リンクでは、干渉は出力データエラーを増加させることができるか、完全に間違っているかもしれません。光カプラデバイスは、入力および出力チャネルの干渉を低減するために合理的に使用することができる。センサとDSP主システムの干渉のために、電気的絶縁を使用して、正の干渉を導入することができる。

2)電力系統の干渉。全体のDSPシステムのための干渉の主な源。電源がシステムに電力を供給するとき、それはまた、電源にノイズを追加するので、電力線回路が設計されるときに、電力線は分離されなければならない。

3)宇宙放射結合干渉。放射線による結合は、しばしばクロストークと呼ばれる。クロストークは、電流がワイヤを流れるときに発生し、隣接するワイヤに過渡電流を誘起する電磁場を生じさせ、隣接する信号がゆがみ又は誤って生じる原因となる。クロストークの強度は、デバイス、ワイヤの形状、および分離距離に依存する。DSP配線では、信号線と接地線の距離が大きくなるほど、クロストークをより効果的に低減することができる。



2. デザイン PCBボード for the cause of the interference

次に,dspシステムのpcbボード製造工程における種々の外乱を低減する方法を提案する。

多層多層板の2.1積層設計

dsp高速ディジタル回路では,信号品質を改善し,配線の難しさを低減し,システムのemcを増加させるため,多層基板の積層設計が一般的である。積層設計は短いリターンパスを与え,結合面積を減らし,差動モード干渉を抑制する。積み重ねられた設計において、専用の電源および接地プレーンは割り当てられる。そして、接地およびパワープレーンは密な結合される。そして、コモンモード干渉を抑制する。トップ層の下にはパワー層があり、素子のパワーピンはグランドプレーンを通過することなく電源に直接接続することができる。重要な信号ルーティング・スペースがより大きい、そして、デバイスができるだけ同じレイヤーに置かれるために、鍵信号は最下層(最下層)に選ばれる。必要でなければ、2層の部品でボードを作らないでください。頂部層のように、上部層構成要素が高密度であるときにのみ、素子の高さを小さくして低発熱のデバイス(例えば、デカップリングコンデンサ(パッチ))が底層上に配置される。DSPシステムには、多数の配線が敷設されており、その内部に配線を配線するために積層設計を使用することができる。伝統的なスルーホールが多くの貴重なルーティングスペースを浪費するならば、盲目の埋込みビアはルーティング域を増やすのに用いられることができます。


2.2レイアウト設計

DSPシステムの性能を得るためには、コンポーネントのレイアウトが非常に重要である。第1に、DSP、フラッシュ、SRAM、およびCPLDデバイスは、慎重にルーティング・スペースを考慮しなければならなくて、それから、機能独立の原理に従う他のICを配置して、I / Oポートの配置を考慮する。上記のレイアウトと組み合わせることでPCBボードのサイズを考慮してください:サイズが大きすぎるならば、印刷された線はあまりに長くなります、インピーダンスは増加します、そして、反雑音能力は減少します、そして、板を作るコストも増加します;PCBボードが小さすぎると、放熱性が悪くなり、スペースが制限され、隣接するラインが容易に妨げられる。したがって、実際のニーズに応じて装置を選択し、配線スペースに基づいてPCBの大きさを概算する必要がある。DSPシステムをレイアウトするとき、以下のコンポーネントの配置に特別な注意を払わなければなりません。

1)高速信号レイアウト:dspシステム全体では,主高速ディジタル信号線はdsp,flash,sramの間にあるので,デバイス間の距離はできるだけ短くする必要があり,接続はできるだけ短く,直接接続する必要がある。従って、伝送線路の信号品質への影響を低減するためには、高速な信号トレースをできるだけ短くする必要がある。数百MHzの速度を有する多くのDSPチップは、蛇行状の巻線を必要とすることも考慮する必要がある。これは以下の配線で強調表示されます。

2)ディジタルアナログデバイスレイアウト:dspシステムの大部分は単一機能回路ではなく,多数のディジタルデバイスとcmsのディジタルアナログ混成素子を使用するので,ディジタル/アナログ装置を別々にレイアウトする必要がある。アナログ信号がアナログ信号によってデジタル信号の干渉を避けるために、アナロググランドが全ディジタルグラウンドの真中のアナログ信号に属する独立した領域を描くことができるように、アナログ信号デバイスはできるだけ集中しなければならない。D/A変換器のようなデジタルアナログハイブリッドデバイスは、従来はアナログ装置として考えられており、アナロググランドに配置され、デジタルノイズを低減してデジタルノイズを低減してデジタルノイズを低減する。アナロググラウンドへの影響

3 )クロックのレイアウト:クロック、チップセレクト、バス信号については、I/Oライン及びコネクタからできるだけ遠ざかるべきである。DSPシステムのクロック入力は、容易に妨げられる。そして、その処理は非常に重要である。常にクロック発生器をできるだけDSPチップに近づけて、できるだけ短くしてください。クロック結晶発振器の場合は接地される。

4)デカップリングレイアウト:集積回路チップの電源電圧の瞬時オーバーシュートを低減するために,集積回路チップにデカップリングコンデンサを付加し,電源上のバリの影響を効果的に除去し,pcbボード上の電力ループを低減することができる。リフレクションデカップリングコンデンサを追加することは、集積回路デバイスの高周波ノイズを迂回させることができ、集積回路のゲートを切り換える瞬間に充電および放電エネルギーを供給し、吸収するための記憶コンデンサとして使用することもできる。DSPシステムにおいて、デカップリングコンデンサは、DSP、SRAM、フラッシュ等の集積回路上に配置され、チップの各電源とグランドとの間に追加され、電源端およびICに可能な限りコンデンサをデカップリングすることに特別な注意を払わなければならない。パートフット。電源端(ソース端)からICへの電流の純度を確保し、できるだけノイズ経路を最小にする。コンデンサを扱うとき、大きなバイアまたは複数のビアを使用してください、そして、ビアとコンデンサの接続はできるだけ短くて厚くなければなりません。つのビアが遠く離れているとき、経路は大きすぎます。デカップリングコンデンサの2つのビアは、より近接しているので、ノイズが短い経路で接地に達することができる。加えて、電源入力において高周波コンデンサを加えるか、または、バッテリが電源を供給することは、非常に有益である。通常の条件下では、デカップリングコンデンサの値は非常に厳しくない。一般的には、C=L/とし、周波数が10 MHzのときは0.1・1/4 Fのコンデンサをとる。

5)電源のレイアウト:dspシステムを開発する際には,注意深く考慮する必要がある。いくつかのパワーチップは、多くの熱を発生させるので、それらは熱散逸を助長する場所に優先されなければならず、ある距離によって他の部品から分離されなければならない。放熱は、ヒートシンクを加えたり、装置の下に銅を配置することによって行うことができる。開発ボードの底部に加熱成分を配置しないようにご注意ください。

6)他の注意事項:DSPシステムの他の部品のレイアウトに関しては、溶接の容易さ、デバッグの容易さ、および美学のための要件は、できるだけ考慮されるべきである。例えば、ポテンショメータ、調節可能なインダクタンスコイル、可変コンデンサ、ディップスイッチなどの調整可能なデバイスは、全体的な構造と組み合わせて配置されるべきである。15 gを超える装置については、固定ブラケットを追加して溶接し、PCB基板の位置決め穴と固定ブラケットが占める位置に特に注意しなければならない。PCB基板の縁部とPCB基板の縁部との間の距離は、一般的に2 mm以下であり、PCB基板は長方形であり、アスペクト比は3:2または4である3 .


2.3配線設計

DSPシステムの干渉防止の増加とレイアウトのEMC能力の強化を総合的に考慮した後に、いくつかの処置とスキルを配線に使用しなければなりません。

1)dsp配線:配線は一般にデバイスから始まり,その周囲に展開する。DSPのようなPQFP(Plastic Quad Fiat Pack)またはBGA(Bail Grid Array)に実装されているデバイスについては、SRAM、FLASH、CPLDのレイアウト位置に応じて配線方向を概ね決定し、ピンはファンアウトでなければならない。ファンアウトは、特にQFP&BGAタイプのデバイスに重要です。配線の始めに、BGAタイプのデバイスのピンをファンアウトすることにより、その後の配線に時間を節約し、配線の品質と効率を向上させることができる。ルーティング時には、パワーPCBボードのダイナミックルーティングなどのEDAツールの特徴を合理的に使用し、スペースを計画する。動的に使用すると、この関数は、スペースを浪費せず、その後の変更を減らし、配線の品質と効率を向上させることなく、ルール内の行間のスペースを自動的に維持します。高速DSPのために、また、クロストークおよび遅延チューンルーティング処理に注意を払う。スナイピングライン処理は、信号の完全性と高速信号の基準面の連続性を確保することができる。飛行機を分割する必要があるときは、高速線を不連続面と交差させないように注意することそれが交差しなければならないならば、コンデンサを飛行機に加えてください。信号線(TRACE)が信号線幅の3倍に間隔を置かれるとき、信号間の相互漏話(結合)の確率は約25 %だけであるので、反電磁干渉(EMI)要件は満たされることができる。したがって、CLKやSRAM等の高速信号線に対しては、その幅の3倍以上の信号線から離れていることを忘れないようにする。長さが調整されているとき、すなわち蛇行トレースでは、ラインとラインの幅は信号線の幅の3倍以上でなければならず、それ自身の信号線を含む信号線の幅の3倍もある。線幅は5ミルであり、巻線自体の距離は15 milであり、線幅の3倍以上である。

2)クロック配線:クロック信号に対して、他の信号の配線距離をできるだけ大きくし、線幅の4倍以上の距離を確保し、クロックの下に経路を設けない。アナログ電圧入力ラインの場合、基準電圧端子およびI/O信号線は、できるだけクロックから遠く離れている。

3)システムパワーの取り扱い:システムの重要な部分である。別の電源層は、PCBボードのスタッキング設計において割り当てられるが、DSPシステムには様々なデジタルおよびアナログデバイスがあるので、使用されるさまざまな電源もあるので、電源層は同じ電源特性を有するデバイスを作るために分割される。同じ領域に分かれ、近くに電源プレーンに接続することができます。しかし、基準パワープレーンの信号を連続して作るときには特に注意しなければならない。40 mmの線幅を通ることができる電流が1 Aであると保証されることが実験によって証明されましたオーバーホールLについては、1 Aの電流がドリル直径16ミルを通過することができるので、DSPシステムでは、電力線は20 milより大きくすることができる。電力線上の電磁放射線防護のために、以下の点に注意する。コモンモードチョークコイルを電力線に直列に接続し、ラインを流れるコモンモード電流を抑制する磁気放射領域を減らすために近くの配線。

4)接地の取扱い:すべてのemc問題では,主な問題は不適切な接地に起因する。接地線処理の品質は、システムの安定性及び信頼性に直接影響する。接地は、出力線上のコモンモード電圧VCMを減少させる静電気への感受性の低減電磁放射の低減高周波デジタル回路及び低周波アナログ回路のグランドループは混合することができず、デジタル/アナロググラウンドは分離されなければならない。なぜなら、デジタル回路が高電位と低電位との間で切り替わるとき、ノイズは電源およびグランドに発生するからであるグランドプレーンが分離されない場合、アナログ信号は依然として接地ノイズである。干渉。このため、高周波信号に対して多点直列接地を使用し、接地線を厚くして短くすることができるので、電圧降下を小さくすることに加えてカップリングノイズを低減することが重要である。しかし、システムについては、どのように分割されても、1つだけの最終的な地面がありますが、放電パスが異なります。このため、デジタルグランドとアナロググランドとを磁気ビーズまたは0 N抵抗器で接続し、混合信号の干渉をなくす。グランドプレーンを分割する場合、基準面の連続性を保証しなければならない。デジタル/アナログ共存があるPCBボードのために、アナログ信号線が遠く離れているならば、リファレンス帰り道もアナログ地面を作ろうとしてください。これは、接地面のアナログ信号の経路に沿ってアナロググラウンドを切断し、基準面の連続性を保証するためにアナロググラウンドを参照させることを意味する。

5) Other precautions: During wiring, 配線のコーナーは、一般的に、90°の折り曲げられたラインに形成されず、高周波信号の外部発光結合を低減する. PCBに銅を敷設するとき, 銅箔の大面積を避ける, otherwise, 銅箔は長時間加熱された後は容易に落下する銅箔の大面積を使用しなければならない, グリッドに置き換えることができます, 銅箔と基板を除去するのに役立つ. 接着剤を加熱して揮発性ガスを発生させる. The copper foil laid on the penetrating part feet (DIPPIN) is also treated with thermal pads; virtual soldering should be avoided to improve the yield. The input and output sidelines should be avoided to be adjacent to each other to avoid 反射 interference; if necessary, 分離のために接地線を加える. つの隣接する層の配線は互いに垂直でなければならない, そして、並列に結合を生成するのは簡単です. フォーアイ/O, それぞれの基準面の異なる領域を分割することができる, だから私は違う/o信号は PCBボード.