精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCBブログ
PCBボードはどのようにトレース長マッチングで全体の信号帯域幅を考慮するか
PCBブログ
PCBボードはどのようにトレース長マッチングで全体の信号帯域幅を考慮するか

PCBボードはどのようにトレース長マッチングで全体の信号帯域幅を考慮するか

2022-08-30
View:45
Author:iPCB

たくさん読むなら PCBボード設計指針, 特に並列プロトコルと差動ペアルーティング, あなたはトレース長のマッチングについてたくさん表示されます. トレース長マッチングが必要な場合, あなたの目標は、シリアルプロトコルの差動ペアを最小限に抑えることです, 並列プロトコルにおける多重対 (例:PCIe), 複数トレース/パラレルプロトコルでのペア、または任意のプロトコル間のタイミングの違いは、ソース同期クロック. CADツールは、何が起こっているかについて考えるのを簡単にします. しかし, 他の周波数で何が起こるか? より具体的に, 広帯域信号に何が起こるか? すべてのデジタル信号は、周波数内容がDCから無限大に広がるブロードバンド信号である. デジタル信号の大きな帯域幅のために, どの頻度をトレース長マッチングに使用するべきですか? 残念ながら, トレース長のマッチングに使用する頻度は曖昧です, だからデザイナーはどのように対処するために理解する必要があります PCBボード 周波数に対するトレース長のマッチング. 理解する, 我々は、広帯域設計で使用される技術と、全体の信号帯域幅がどのようにトレース長マッチングで考慮されるかを調べる必要がある.

PCBボード

PCBトレース長マッチングと差動対の周波数の関係

適切にトレース長を周波数に合わせることは、トレース上を伝搬する信号の全帯域幅を考慮する必要がある。これは過去数年にわたる差動シリアルプロトコルの研究の対象であった。USB 4のような規格は広帯域信号完全性メトリクスに特定の要件を置いている。いくつかの例として、広帯域信号の整合性メトリックがあります。


積分微分クロストーク

積分差動挿入損失

積分差分リターン損失

積分差動インピーダンス偏差

「集積化」によって、信号整合性の特定の態様が、関心のある全周波数範囲にわたって適用されることを意味する。言い換えれば、差動クロストークを例にとると、2つの差動ペア間の差動クロストークを、信号規格で指定された一定の限界以下に減少させたい。これがなぜ長さマッチングを追跡するのに重要であるかについて、我々はちょっと見ます。


分散

時間領域では、差動対の両端が交差する同じ瞬間において、Hiとlowの状態(バイナリを仮定する)の間の中間的遷移にのみ関係している。明らかに、ジッターはここで問題を引き起こします。そして、それはあなたの跡長をある寛容に制限するので、あなたは同時に一対のワイヤーの両端に完全な変遷を決して持ちません。周波数領域では、以下の分散を考慮する必要がある。


幾何学的分散:これは、境界条件および相互接続の幾何学形状に起因する。そして、それは相互接続のインピーダンスが幾何学的に変化する方法を決定する。

誘電体拡散:これはPCBボード基板において起こり、PCB基板上の相互接続部の形状とは無関係である。それはDKの分散と損失を含みます。

粗さ分散:この追加分散は、銅粗さモデルの因果性および高周波数での表皮効果に起因する。

繊維織り分散:PCBボード積層体の繊維織りは相互接続を通して周期的分散変化を生じる

分散のこれらのソースが常にトレースに存在するので、それらはインピーダンス、速度および実際のPCBトレースの他の全てのシグナル完全性メトリクスが周波数の機能であるために生じる。


信号速度

伝送線理論に精通しているならば、あなたはインピーダンスと信号速度が密接に関連しているということを知っています。PCBボードトレースの信号速度を例にとりましょう。以下の図は粗さと分散を持つ模擬ストリップラインの群速度と位相速度を示す。銅粗さと誘電分散による例ストリップライン上の信号の群と位相速度ここで、位相速度は1 MHzから20 GHzまでの広い周波数範囲で2倍大きく変化することがわかる。位相速度の変化は、異なる周波数成分が相互接続に沿って伝搬する速度であるので、ここで重要なパラメータである。この変化により、PCBトレースの長さと実際の相互接続の周波数とを一致させることがいかに困難になるかを見ることができる。我々は、任意に選択された単一の周波数だけでなく、すべての周波数を説明するいくつかの方法が必要です。


ブロードバンド長のマッチング

長さマッチングの尺度を定式化するためには,与えられた信号規格の許容長偏差を考慮する必要がある。これをバイアスTLIMと呼ぶ。ここでの関数kは、配線上の信号の伝搬定数であり、許容されるタイミング変動の長さに応じて分散による周波数の関数でもある。「LP NORM」と呼ばれる方法を使用して許容長さ不一致を扱うために統計的アプローチを取ることができます。あまりにも数学に関与することなく、この測定は、関数と定数だけで異なるいくつかの平均値間のRMSの違いを計算するのと等価であることを知っている。したがって、これは特定の目標設計値と信号の整合性メトリック(インピーダンス、インパルス応答減衰/遅延、クロストーク強度など)の間の変動に対処するために理想的な数学的ツールとなる。lpノルムを用いることにより,許容タイミング変動の長さ変動に従って,タイミングミスマッチ限界tlimで定義された上限の上で許容長不一致を書き換えることができる。


広帯域信号統合メトリクスを使用する場合 PCBボード デザイン, 上記の式は、伝送線をサイジングするときの制約と考えられる, これは、差動ペアの端の間、または、許容できる長さの偏差における任意の2つのトレース間の差に影響を及ぼす可能性があります. 高速並列プロトコル. 積分は伝送線路の伝搬定数を知る限り計算が容易である. この値は、フィールドソルバー, 手動で計算するための標準伝送線路形状の解析モデル. ちょうど計算にいくつかの数字を与えるために, 上記のシミュレーションストリップの位相速度を使用するなら, 我々は、許容された値がタイミング不一致が2のために10 psであるならば、平行に2つのシングルエンド完全に孤立した跡の間の許容長さに不一致があるのを見ます.07 mm. 10 psに注意してください, これは多くの高速ディジタル信号のエッジ率の大きな割合である. 上でシミュレートしたストリップラインのために, これは1の許容長の不一致に等しい.3041 mm. 要約する, 我々は、lpノルムを使うことができることを示しました PCBボード トレース距離マッチング対単一計量への周波数. あなたならば PCBボード デザイナー, 手動でこの計算を実行する必要はありません, あなたは正しいを使用する必要があります PCBボード ルーティングツールセット.