精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
私. Introduction
The ways to suppress interference on the PCBボード は
差動モード信号ループの面積を小さくする。
2 .高周波ノイズを返します（フィルタリング、分離、マッチング）。
（3）コモンモード電圧の低減（接地設計）。高速PCB EMC設計の30原則
PCB設計原理の概要
原則1 PCB クロック周波数が5 MHzを超えるか、信号立ち上がり時間が5 ns未満である, 一般的に多層基板設計を使用する必要があります.
理由：信号ループの面積は、多層基板設計を採用することによってよく制御することができます。
原理2：多層基板では、キー配線層（クロックライン、バスライン、インターフェース信号線、無線周波数ライン、リセット信号線、チップセレクト信号線、各種制御信号線等）は、完全グランドプレーンに隣接している必要がある。好ましくは2つのグランドプレーンの間で。
理由：キー信号線は、一般に強い放射線または非常に敏感な信号線です。グランドプレーンに近い配線は、信号ループ面積を減少させ、放射強度を低下させたり、干渉防止能力を向上させることができる。
原則3 :単層ボードでは、キー信号線の両側をグランドで覆う必要がある。
理由：キー信号は両側にグランドで覆われ、一方で信号ループの面積を減少させることができ、他方、信号線と他の信号線との間のクロストークを防ぐことができる。
原則4：2層基板については、グランド信号線の投影面にグランドの大面積を配置するか、片面基板と同じにする。
理由：多層基板のキー信号と同じである。
原則5：多層基板では、パワープレーンは、隣接するグランドプレーン（Hは電源とグランドプレーンとの間の距離）に対して5 H−20 Hだけ後退させられる。
理由：リターンプレーン面に対するパワープレーンの押込みは、エッジ放射問題を効果的に抑制することができる。
原理6：配線層の投影面はリフロー平面層の面積にある。
理由：配線層がリフロー平面層の投影領域にない場合、エッジ放射線問題を引き起こし、信号ループ領域を増加させ、微分モード放射線を増加させる。
原則7：多層基板においては、できるだけ単一ボードの上下層に50 MHzより大きな信号線がないはずである。
理由：空間への放射を抑制するために、2つの平面層の間の高周波信号を歩くことが最善です。
原則8：50 MHzを超えるボードレベルの動作周波数を有するシングルボードについては、第2層と1次層が配線層である場合には、上面とブート層は接地銅箔で覆われるべきである。
理由：空間への放射を抑制するために、2つの平面層の間の高周波信号を歩くことが最善です。
原理9：多層基板では、単一の基板の主な動作電力面（最も広く使用されるパワープレーン）は、そのグランドプレーンに近接していなければならない。
理由：隣接するパワープレーンおよびグランドプレーンは、効果的に電源回路のループ領域を減らすことができる。
原理10：単層基板では、パワートレースの隣に平行な接地線がなければならない。
理由：電源電流ループの面積を減らします。
原則11 : 2層のボードでは、パワートレースの隣に平行な接地線がなければならない。
理由：電源電流ループの面積を減らします。
原理12：積層設計では隣接配線層を回避する。配線層が隣接していることが避けられない場合には、2層の配線層間の層間隔を適切に増加させ、配線層とその信号回路との間の層間間隔を小さくする必要がある。
理由：隣接する配線層上の平行な信号トレースは、信号漏話を引き起こすことがありえる。
原則13：隣接する平面層は投影面の重なりを避けるべきである。
理由：突起が重なると、層間の結合キャパシタンスは、層の間のノイズが互いに結合する原因となる。
原則14 :設計時 PCBレイアウト, 信号流方向に沿って直線に配置する設計原理を十分に観察する, そして、前後にループを避けるようにしてください.
理由：直接信号結合を避けて、信号品質に影響を及ぼしてください。
原則15：複数のモジュール回路を同一のPCB、デジタル回路、アナログ回路に配置し、高速・低速回路を別々にレイアウトする。
理由：デジタル回路、アナログ回路、高速回路と低速回路の相互干渉を避けてください。
原理16：回路基板上に高・中・低速の回路がある場合は、高速・中速度回路に従い、インターフェースから離れている。
理由：インターフェイスを介して外部に放射して高周波回路のノイズを避けてください。
原則17：エネルギー蓄積及び高周波フィルタコンデンサは、大きな電流変化（例えば、電源モジュール：入力端子及び出力端子、ファン及びリレー）を有する単位回路又はデバイスの近くに配置されるべきである。
エネルギー蓄積キャパシタの存在は大電流ループのループ面積を減少させる。
原則18：回路基板の電源入力ポートのフィルタ回路はインターフェースの近くに配置されるべきである。
理由：再結合されたラインを再結合するのを避けるために。
原則19 : PCB上で、インターフェース回路のフィルタリング、保護および分離コンポーネントをインターフェースの近くに置くべきです。
理由：それは効果的に保護、フィルタリングと分離の効果を達成することができます。
原則20：インターフェースにフィルタと保護回路がある場合、第1の保護の原則およびそれからフィルタリングは続くべきである。
理由：保護回路は、外部過電圧と過電流抑制のために使われます。保護回路がフィルタ回路の後に置かれるならば、フィルタ回路は過電圧と過電流によって損害を受けるでしょう。
原則21 :レイアウト中に、フィルタ回路（フィルタ）、分離および保護回路の入出力ラインが互いに結合しないことを保証する。
理由：上記の回路の入出力トレースが相互に連結されるときに、フィルタリング、絶縁または保護効果は弱くなる。
原則22：「クリーングラウンド」インターフェースがボード上に設計されている場合、フィルタリングおよび分離コンポーネントは、「クリーングラウンド」と作動グラウンドとの間の分離帯域に配置されるべきである。
理由：フィルタリングまたは分離のデバイス間の結合を避けて、その効果を弱める平面層を介して。
原則23：“クリーングラウンド”では、他のデバイスをフィルタリングや保護デバイスを除いて配置することができます。
理由：「クリーングラウンド」設計の目的は、インターフェース放射が最小であることを保証することであり、「クリーングラウンド」は、外部干渉によって容易に結合されるので、「クリーングラウンド」上の他の無関係な回路及びデバイスは存在しないはずである。
原理24：結晶、水晶発振器、リレー、スイッチング電源を基板インターフェースコネクタから少なくとも1000ミル離れたところに保つ。
理由：干渉は直接放射します、あるいは、電流は外側に放射するために出ているケーブルに連結されます。
原則25：敏感な回路またはデバイス（例えばリセット回路、ウォッチドッグ回路など）は、ボードの各エッジ、特にボードインターフェースのエッジから少なくとも1000ミル離れているべきである。
理由：単一のボードインターフェースに類似した場所は、外部干渉（静電気のような）によって、最も容易に連結される。そして、リセット回路およびウォッチドッグ回路のような敏感な回路は容易に系誤動作を引き起こすことができる。
原則26：ICフィルタリング用のフィルタコンデンサは、チップの電源ピンにできるだけ近くに配置する必要がある。
理由：コンデンサがピンに近いほど、高周波ループの面積が小さく、放射線が小さい。
原則27：抵抗器に対応するスタート・エンド・シリーズのために、それはその信号出力端の近くに置かれるべきです。
理由：開始端直列整合抵抗器の設計目的は、チップ出力端の出力インピーダンスと直列抵抗のインピーダンスをトレースの特性インピーダンスに加えることである。整合抵抗は、上記式を満たすことができない端部に配置される。
原則28 PCB 痕跡は直角または鋭い角度を持つことができない.
理由：直角の配線はインピーダンスの不連続につながります。そして、信号伝達に至ります。そして、リンギングまたはオーバーシュートに終わります、そして、強いEMI放射。
原則29：隣接する配線層の層設定をできるだけ避ける。それが避けられないときに、垂直配線の長さまたは平行トレースの長さが1000 mil未満である2つのワイヤリング・レイヤーのトレースを作る。
理由：並列トレース間のクロストークを低減する。
原則30：基板が内部信号配線層を有している場合、クロックのようなキー信号線は、内部層に配置されるべきである（好ましい配線層が好ましい）。
理由：内部配線層にキー信号を展開することでシールドの役割を果たすことができます。
