PCB技術 - 高速PCB設計，信号完全性問題の研究

集積回路の出力スイッチング速度が増加し、PCBボードの密度が増加するにつれて, signal integrity (English: Signal integrity, SI) has become one of the 課題 that must be concerned in 高速ディジタルPCB デザイン. 部品やPCBボードのパラメータなどの要因, PCBボード上のコンポーネントのレイアウト, そして、高速信号の配線は、信号完全性問題を引き起こすでしょう, 不安定なシステム操作、あるいは全く動作しない結果.

PCB信号の完全性 issues

良い信号完全性は、信号が必要なときに正しいタイミングと電圧レベルの値で応答できることを意味します。逆に信号が正常に応答できない場合には、信号完全性問題が生じる。

信号完全性問題は、信号歪み、タイミングエラー、不正なデータ、アドレスと制御線、およびシステムの誤動作、あるいはシステムクラッシュを引き起こすか、直接引き起こすことがありえます。

PCB信号完全性問題は、主に信号反射、クロストーク、信号遅延およびタイミングエラーを含む。

反射

信号が伝送線路上で送信されるとき、高速PCB上の伝送線路の特性インピーダンスが信号のソースインピーダンスまたは負荷インピーダンスに一致しない場合、信号は反射され、信号波形がオーバーシュート、アンダーシュート及び結果として生じるリンギング現象を引き起こす。

オーバーシュート（overhoot）は、信号レベルの第1のピーク（または谷）を指し、それは、電力レベルより上の余分な電圧の影響または基準グランドレベルより下の効果である

アンダーシュート（Unders hoot）は、信号遷移の次の谷（またはピーク）を指す。過度のオーバーシュート電圧は、デバイスにダメージを与えるのに長時間影響を与え、アンダーシュートはノイズマージンを減少させ、リンギングは信号安定化に要する時間を増加させ、それによってシステムタイミングに影響を与える。

クロストーク

PCBにおいて、クロストークは、信号が伝送線上を伝搬するとき、相互キャパシタンス及び相互インダクタンス結合を介して隣接する伝送線に対する電磁エネルギーに起因する望ましくない雑音干渉を指す。それは、同じ領域の異なる構造によって、生じる電磁場に起因する。相互作用で生産。相互キャパシタンスは容量性クロストークと呼ばれる結合電流を誘起するそして、相互インダクタンスは誘導電圧を誘導する。PCB上では，クロストークはトレース長，信号線間隔，基準接地面の条件に関係する。

信号遅延とタイミング誤差

信号は、限られた速度でPCBの配線上で伝送され、信号は駆動端から受信端に送られ、その間に伝送遅延が生じる。過度の信号遅延または信号遅延不整合は、タイミングエラーおよび論理デバイス機能の混乱を引き起こす可能性がある。

信号完全性を保証するPCB設計法

PCB設計プロセスでは、信号の整合性をより確実にしたい場合は、次のようなことが考えられます。

1）回路設計における考察同期切替え出力の数を制御して、各単位の最大エッジ率（di／dtおよびdv／dt）を制御することによって、最低および許容エッジ率を得る高出力機能ブロック（例えばクロックドライバ）のための差動信号を選ぶこと伝送線路においては、伝送線路と負荷との間のインピーダンス整合を達成するために、抵抗器、コンデンサ等の受動部品が上端に接続される。

（2）並列配線のトレース長を最小にする。

（3）部品は、I／O相互接続インターフェースと干渉および結合に影響される他の領域から遠く離れて配置されるべきであり、コンポーネント間の間隔を最小限にする必要がある。

（4）信号トレースと基準面との距離を短くする。

（5）トレースインピーダンス及び信号駆動レベルを低減する。

6）端子整合。端子整合回路または整合部品を追加することができる。

（7）配線を並列に避け、配線間の配線間隔を十分に確保し、誘導結合を低減する。

シグナルの完全性は無視できない重要な概念である PCB設計. PCBが良好な信号完全性を確保するために, エンジニアは様々な影響要因を合成する必要がある, 合理的なレイアウトとルート, 製品性能の向上.