精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCB技術

PCB技術 - PCB基板コピーボードVIAの寄生特性

PCB技術

PCB技術 - PCB基板コピーボードVIAの寄生特性

PCB基板コピーボードVIAの寄生特性

2021-11-02
View:304
Author:Downs

年代の展望PCB基板コピー板伝送線路上の不連続ブレークポイントとして現れる, これはシグナルの反射を引き起こす. 一般に, ビアの等価インピーダンスは、伝送線路12の等価インピーダンスである. 例えば, 50オーム伝送路のインピーダンスは、ビアを通過する際に6オーム減少する(具体的には、それは、ビアのサイズと厚さに関係しています, 絶対減少ではない)。しかし, ビアの不連続インピーダンスに起因する反射は、実際には非常に小さい. 反射係数は、(44〜50)/(44+50)=0.06に過ぎません。ビアに起因する問題は、寄生容量及びインダクタンスにより集中する.


ビア自体は寄生浮遊容量を有する。ビアのグランド層上のハンダマスクの直径がD 2であることが知られている場合、ビアパッドの直径はD 1であり、PCB基板の厚さはTであり、そして、基板の基板の誘電率は、RIGGAIN用である。

PCBボード

ビアの寄生容量は以下のようになる.回路の主な効果は、信号の立ち上がり時間を長くし、回路の速度を減少させることである. 例えば, 厚さ5000万のプリント配線板のために, ビアパッドの直径が20 Mil(穴の直径が10 Mil)の場合, そして、はんだマスクの直径は40 milである, 次に、上記の式によって貫通孔を近似することができ、寄生容量は大まかなものである。


キャパシタンスのこの部分による立ち上がり時間の変化は、おおむね以下の通りである。

これらの値から、1つのビアの寄生キャパシタンスに起因する立ち上がり遅延の影響は非常に明白ではないが、ビアが層間にスイッチするためにトレースに複数回使用される場合、複数のビアが使用されることが分かる。設計は慎重に考慮しなければならない。実際の設計では、ビアと銅の面積(反パッド)の距離を大きくするか、パッドの直径を小さくすることにより、寄生容量を低減することができる。

ビアと寄生インダクタンスに寄生容量がある. 高速の設計で デジタルPCB 回路, ビアの寄生インダクタンスに起因する損傷は、寄生容量の影響よりも多い. その寄生直列インダクタンスはバイパスコンデンサの貢献を弱めて、全体の電力システムのフィルタリング効果を弱めるでしょう. 以下の実験式を用いて、単にビアの寄生インダクタンスを計算することができる。

ここで、Lはビアのインダクタンス、Hはビアの長さ、Dは中心孔の直径である。ビアの直径はインダクタンスに小さい影響を与え、ビアの長さはインダクタンスに最大の影響を与えることが式から分かる。上記の例を用いて、ビアのインダクタンスは以下のように計算することができる。

信号の立ち上がり時間が1 nsであれば等価インピーダンスとなる。このようなインピーダンスは、高周波電流が通過すると無視されることはない。バイパスコンデンサは、電源プレーンと接地面とを接続するときに2つのビアを通過する必要があることに注意しなければならない。

ビアの寄生特性の上記の解析により、高速PCB設計において、一見単純なビアは、回路設計に大きな負の効果をもたらすことが多い。ビアの寄生効果による悪影響を低減するためには、以下のように設計することができる。


コストと信号品質の問題から、.必要に応じて、異なるサイズのビアを使用することができます。例えば、電源または接地ビアについては、より大きなサイズを使用してインピーダンスを減少させ、信号トレースについて、より小さなバイアを使用することができる。もちろん、ビアのサイズが小さくなるにつれて、対応するコストが増加する。


上述の2つの式は、より薄いPCBの使用が、ビアの2つの寄生パラメータを減少させるのに有益であると結論付けられる。


信号と信号PCBの跡板はできるだけ変更すべきではない, つまり、不要なバイアをできるだけ多く使ってはなりません.


そして、電源とグランドのピンを近くでドリルして、ビアとピンの間のリードはできるだけ短くなければなりません。等価インダクタンスを小さくするために並列に複数のバイアを演奏することを考える。