Подложка ИС - передовая технология перевёртки кристаллов

Заключительные замечания

Упаковка компонентов WLP и WLCSP в микросхемы на уровне пластин обладает превосходными преимуществами в плане уменьшения размеров конечного продукта, но взамен план проектирования печатных плат также должен быть одновременно модернизирован, с использованием многослойных плат высокой плотности и прецизионных производственных процессов лазерных отверстий В процессе разработки несущее пространство и стоимость компонентов, первоначально сэкономленные за счет компонентов ИС, будут частично перенесены на проектирование печатных плат и последующее массовое производство. Вместо этого в производственной линии изделия будут использоваться более компактные компоненты. При переработке или обслуживании также возникнут некоторые эксплуатационные проблемы, которые сложнее реализовать, что необходимо учитывать поочередно перед соответствующим проектированием.

Компоненты WLP и WLCSP представляют собой корпуса размером с микросхему на уровне пластины. Внешний вид конечной ИС и размеры упаковки практически не отличаются от размеров микросхемы. Упаковка на уровне кристалла имеет много преимуществ, например, значительное уменьшение размеров компонентов, что позволяет уменьшить размеры обычных ИС. За счет уменьшения площади и толщины вес компонентов становится меньше, а сами компоненты могут быть изготовлены с помощью автоматической подачи и разбора, что больше подходит для массового конвейерного производства, что может снизить общую стоимость производства, и даже сами электрические характеристики компонентов WLP и WLCSP для высокочастотных приложений будут лучше. Они используются в мобильных устройствах, которые должны быть легкими и уменьшенными в размерах, например, в мобильных телефонах, ноутбуках и носимых интеллектуальных продуктах. Все они могут быть использованы для значительного уменьшения площади носителя и массы изделия. Если компоненты WLP и WLCSP могут быть более интегрированы в технологию упаковки на уровне пластин перед внедрением, например, с технологией перемонтажного слоя, неровностей и т.д. для улучшения конструкции компонентов WLP и WLCSP, то комбинация компонентов WLP, WLCSP и печатной платы может быть интегрирована в Печатную плату, что упрощает проектирование. IC Integrated Circuit

Тенденции развития рынка флип-чипов

Упаковка флип-чипов стала основной технологией межсоединений. До сих пор флип-чип считался одним из видов упаковки, а не технологией межсоединений. Например, в технологии упаковки шариковых решеток (FCBGA) для завершения процесса сборки и упаковки используются в основном слоистые подложки, но она ограничена областью применения высокопроизводительных интегральных схем. IC Integrated Circuit

На следующем рисунке показаны области применения флип-чипов:

(1) Шаг бампов: уменьшение шага бампов позволяет увеличить плотность ввода/вывода; тенденция изменения шага (постепенный переход от 250 мкм к 125 мкм);

(2) Метод пайки бампов припоем: испарение - трафаретная печать - электроосаждение;

(3) Состав припоя для бампов: припой с высоким содержанием свинца - эвтектический бессвинцовый (Sn-Ag)-Cu с шагом столбиков <125 мкм;

(4) Состав пакета: керамическая подложка - подложка из ламината с высокой плотностью межсоединений - подложка из препрег-ламината - подложка из ламината с низким коэффициентом теплового расширения? Подложка без сердечника.

(5) Структура пакета: герметичная крышка однокристальной системы (SPL) - негерметичная крышка однокристальной системы - ребра жесткости + крышка - чип без покрытия - литье.

Рынки применения традиционного FCCSP следующие:

Рынок применения FCCSP:

(1) Плотность разрядов (I/O) относительно размера микросхемы: используется для микросхем размером >200 I/O или >5,5 мм; в изделиях с меньшей плотностью используется WLCSP для повышения качества и снижения стоимости.

(2) Низкая мощность: общая мощность<2 Вт в зависимости от="" упаковки="" на="" уровне="" чипа="" платы="" может="" использоваться="" для="" мощности="" bare="" fccsp="" >2 Вт).

(3) Площадь: Для портативных устройств технология 40 нм/65 нм позволяет уменьшить размер микросхемы, но из-за большего количества входов/выходов не хватает площади для размещения периферийных входов/выходов, поэтому необходимо использовать вывод на подложку, чтобы разнести площадь.

(4) Цена: Для малогабаритных микросхем с большим количеством входов/выходов недостаточная площадь периферии, стоимость линии Au и большие размеры подложек для вывода выводов будут стимулировать развитие FCCSP с конкурентоспособной ценой.

(5) Формовка: легко тестировать и держать в руках, общая форма такая же, как у CABGA.

Резюме

Flip chip всегда был интересной технологией упаковки. Однако по сравнению с традиционной упаковкой с использованием проволочного соединения ее стоимость не позволяет флип-чипу стать основной технологией. Однако постепенно ограничения по стоимости устраняются, и использование полосовой упаковки flip-чипов позволило значительно снизить их стоимость. Поскольку на ламинированные подложки приходится большая часть стоимости изделия, снижение стоимости ламинированных подложек является наиболее эффективным способом снижения стоимости упаковки flip-чипов.

Кроме того, при разработке FPFC компания Amkor провела множество исследований, направленных на преобразование существующего дизайна флип-чипов с массивом областей в дизайн с мелким шагом. В 80% исследований было установлено, что дизайн периферии с мелким шагом позволяет снизить стоимость подложки, что обусловлено уменьшением слоя металла и уменьшением внешнего размера. Снижение стоимости подложек для упаковки флип-чипов (ее стоимость является самой высокой) позволит широко использовать упаковку флип-чипов на других рынках. IC Integrated Circuit