PCB新聞 - 高速數位PCB打樣系統的PCB板解決方案

一般來說, 當訊號互連延遲大於邊緣訊號翻轉閾值時間的20%時, 電路板上的訊號線將顯示傳輸線效應, 那就是, 連接不再是顯示集中參數的簡單導線. 表演, 但顯示了分佈參數的影響, 本設計為高速設計. 在高速數位系統的設計中, 設計者必須解决寄生參數引起的偽翻轉和訊號失真問題，即, 定時和信號完整性問題. 現時, 這也是一個瓶頸問題 高速電路設計者必須解决.

PCB打樣由傳統物理規則驅動

我們可以在傳統的 高速電路設計, 電力規則設定和物理規則設定是分開的. This brings the following shortcomings:
In the early stages of design, engineers had to spend a lot of energy on detailed front-end and back-end (that is, logical establishment-physical realization) analysis to plan a physical wiring strategy that meets electrical requirements.
高速效應是一個複雜的課題, 僅僅通過控制佈線長度和平行線是無法達到預期效果的.
設計師將不可避免地面臨這樣的困境. 含有虛假元件的物理規則不適用於實際接線. 他不得不反復修改規則，使其具有實用價值.
接線完成後, 驗證後工具可用於分析. 但如果發現問題, 工程師必須返回設計並調整結構或規則. 這是一個迴圈冗餘過程. 這將不可避免地影響上市時間.
當設計中只有幾個或幾十個關鍵導線網時, 物理規則驅動可以很好地完成設計任務； 但是當設計中有數百甚至數千個鐵絲網時, 物理規則驅動的方法根本無法執行設計任務. 電子技術的發展要求出現新的方法和工具來解决設計面臨的瓶頸問題. 為了解决物理規則驅動的高速設計的缺點, 業內有識之士從事 高速數位電路設計 EDA工具在3年前提出了實时電力規則驅動的物理佈局的概念. 進行了改革.

一種新的PCB驗證電力規則驅動：互連綜合

互連綜合是實时電力規則驅動方法的典型術語。 也就是說，在物理佈局和佈線過程中，互連合成器根據電力規則的約束進行實时分析，並選取滿足設計者要求的佈線策略，從而使設計一次成功。 該方法通過互連和綜合精確地集成了電力需求和物理實現，從根本上消除了物理規則驅動方法的缺陷。

PCB驗證互連的集成過程如下：

Input noise constraints and timing constraints rules in the tool;
Timing control layout to meet timing constraint requirements;
Perform signal integrity pre-optimization;
Board-level integration to ensure that the critical line network meets electrical requirements;
Complete the wiring of ordinary wire netting;
Comprehensive optimization of wiring.
電力規則驅動方法可以在設計佈局之前有效地評估質量, 檢測訊號失真, 並確定匹配的網路拓撲和合適的終端匹配結構和電阻. 佈局完成後, 可以進行事後驗證, 並且可以使用軟件示波器直觀地檢查波形. 此時發現的定時和失真問題可以通過路由綜合優化功能解决.

PCB打樣金工具組合與設計過程

現在許多EDA製造商可以為高速系統提供EDA工具 PCB設計 幫助用戶有效提高該領域的設計質量，縮短設計週期. 應用電力規則驅動方法的EDA系統板級工具中最具代表性的是美國MentorGraphics公司的ICX套裝軟體. 它是第一個提出互連和綜合概念的人, 也是業內最成熟的工具組合. 此套裝軟體具有當前業界流行的隨插即用功能, 它可以集成到許多製造商的PCB經典EDA設計過程中.