Tin tức về PCB - Kế hoạch trên bảng ADC độ cao

ADC với tốc độ cao (Analog/Digital Converter) là một bộ phận xử lý bằng chính trong nhiều ứng dụng khác nhau (ví dụ như phổ quang phổ, siêu âm, lidar/ra-đa, môđun thu thập thông tin, v.v). Cho dù ứng dụng dựa trên miền thời gian hay miền tần số, phải có trình độ năng động cao nhất của ADC. Các ADC nhanh hơn và có độ phân giải cao cho phép hệ thống siêu âm có ảnh chi tiết hơn và cho phép hệ thống thông tin có khả năng xử lý dữ liệu cao hơn.

Khi tốc độ lấy mẫu của ADC 4-cắn hay độ phân giải cao tiếp tục tăng lên đến dãy ngũ cốc 100M., Hệ thống thiết kế phải thành chuyên gia về thiết kế đồng hồ, phân phối và bố trí bàn.
Bài viết này mô tả một số vấn đề quan trọng trong thiết kế hệ thống., with particular attention to printed circuit board (PCB) ground và power plane wiring công nghệ. Một ADC hiện đại đòi hỏi một thiết kế mới. Không có nguồn đồng hồ chính xác hay bố trí bảng cẩn thận, Máy biến áp cao sẽ không đạt được chỉ số hiệu suất.
Đơn vị bộ nhận diện đa dạng của IF và thuật toán khuếch đại năng lượng cao cấp đang đặt yêu cầu về hiệu suất ADC.. Một hệ thống này đang khiến hứng dây động của đối thủ độ tới bên dưới 1/2 PS:. Tương, Các kỹ sư dụng cụ thử nghiệm cần có mức độ ồn ào rất thấp trong băng tần số để phát triển bộ phân tích phổ cao..
Do đó, Hệ thống chuyển đổi dữ liệu tốc độ cao quan trọng nhất là nguồn đồng hồ. Vì độ chính xác thời gian của tín hiệu đồng hồ sẽ ảnh hưởng trực tiếp đến hiệu năng động của ADC.
Giảm bớt hiệu ứng này, Máy đếm đồng hồ ADC phải có động cơ thời gian rất thấp hoặc nhiễu giai đoạn.. Nếu không tính đến nhân tố này khi chọn mạch đồng hồ, Hệ thống vận động sẽ không có hiệu quả tốt.. Việc này không liên quan gì đến chất lượng của hệ thống dữ liệu tương tự hay hiệu ứng dây chuyền của bộ chuyển đổi. Một đồng hồ chính xác luôn có thể cung cấp sự chuyển đổi cạnh với khoảng thời gian chính xác..
Thật ra, đồng hồ đến với tốc độ thay đổi liên tục. Do đó, Sự không chắc chắn về khoảng thời gian này có thể được dùng để đánh giá tổng thể tỉ lệ tín hiệu-nhiễu của mẫu sóng thử bằng cách tiến trình chuyển đổi dữ liệu..
The maximum clock jitter is determined by the following formula:
Tj(rms)=(VIN(p-p) /VINFSR)*(1/(2(N+1)*π*fin)
If the input voltage (VIN) is equal to the full scale range of the ADC (VINFSR), the jitter requirement becomes a factor of the ADC resolution (N bits) and the sampled input frequency (fin).
Cho tần số nhập 70MHz, the total jitter requirement is:
Tj(rms)=1* (1/215π*70*106))
Tj(rms)=140fs
Since many systems distribute the reference clock through the backplane or another connection, sẽ làm giảm chất lượng tín hiệu, the local oscillator (VCXD with low phase noise) is usually used as the timing source of the ADC. Hình s ố 1 hiển thị việc kết hợp môi trường LMX2523 để tạo thời gian. Bộ tổng hợp phân chia tần số được điều khiển bởi trình tổng hợp phân chia tần số được lập trình., tạo ra một hiệu quả rung động dưới 100 femoralis.

Phần trên là phần giới thiệu Bảng PCB Tiêu chuẩn ADC chất lượng cao. Phương pháp hỗ trợ: Thông tin Sản xuất PCB and Sản xuất PCB technology.