Tin tức về PCB - Điện dung ký sinh và điện cảm cho quá lỗ

Điện dung ký sinh và điện cảm cho quá lỗ

Bản thân các lỗ thủng có điện dung hỗn hợp ký sinh. Nếu mặt nạ hàn trên sự hình thành của lỗ quá mức được biết là có đường kính D2, đường kính của mặt nạ quá mức là D1, độ dày của bảng PCB là T và hằng số điện môi của chất nền là Isla µ, thì điện dung ký sinh của lỗ quá mức gần đúng như sau:

C=1,41 Đảo TD1/(D2-D1)

Ảnh hưởng chính của điện dung ký sinh qua lỗ trên mạch là kéo dài thời gian tăng tín hiệu và giảm tốc độ của mạch. Ví dụ, đối với PCB có độ dày 50Mil, nếu đường kính của miếng đệm quá lỗ là 20Mil (đường kính của lỗ là 10Mil) và màng hàn kháng là 40Mil, thì chúng ta có thể xấp xỉ lỗ thông qua công thức trên. Điện dung ký sinh là khoảng:

C=1.41x4.4x0.050x0.020/（0.040-0.020）=0.31pF

Số lượng thay đổi trong thời gian tăng do phần điện dung này gây ra là xấp xỉ:

T10-90=2.2C（Z0/2）=2.2x0.31x（50/2）=17.05ps

Như bạn có thể thấy từ các giá trị này, mặc dù tác động của độ trễ tăng do tụ điện ký sinh của một lỗ duy nhất không rõ ràng, nhiều lỗ sẽ được sử dụng nếu chúng được chuyển đổi giữa các lớp nhiều lần trong dấu vết. Thiết kế phải được xem xét cẩn thận. Trong thiết kế thực tế, điện dung ký sinh có thể được giảm bằng cách tăng khoảng cách giữa vùng quá lỗ và đồng (miếng đệm phản quang) hoặc bằng cách giảm đường kính của miếng đệm.

Trong lỗ thủng có điện dung ký sinh và điện cảm ký sinh. Trong thiết kế của mạch kỹ thuật số tốc độ cao, điện cảm ký sinh qua lỗ thường gây hại nhiều hơn ảnh hưởng của điện dung ký sinh. Cảm ứng song song ký sinh của nó có thể làm suy yếu sự đóng góp của tụ điện bỏ qua và làm suy yếu hiệu ứng lọc của toàn bộ hệ thống điện. Chúng ta có thể sử dụng công thức thực nghiệm sau đây để tính toán đơn giản điện cảm ký sinh của một lỗ quá mức:

L=5.08h[ln（4h/d）+1]

Trong đó, L biểu thị độ tự cảm của lỗ quá mức, h biểu thị độ dài của lỗ quá mức và d biểu thị đường kính của lỗ trung tâm. Như bạn có thể thấy từ công thức, đường kính của lỗ quá mức ảnh hưởng ít hơn đến cảm ứng, trong khi chiều dài của lỗ quá mức ảnh hưởng nhiều nhất đến cảm ứng. Vẫn sử dụng ví dụ trên, độ tự cảm của lỗ thủng có thể được tính là:

L=5.08x0.050[ln（4x0.050/0.010）+1]=1.015nH

Nếu thời gian tăng tín hiệu là 1ns, trở kháng tương đương của nó là: XL=ÍL/T10-90=3,19. Khi dòng điện tần số cao đi qua, trở kháng này không còn có thể bỏ qua. Cần đặc biệt chú ý rằng khi kết nối mặt phẳng nguồn và mặt đất, tụ điện bỏ qua cần phải đi qua hai lỗ, do đó, điện cảm ký sinh của lỗ sẽ tăng theo cấp số nhân.

2. Làm thế nào để sử dụng lỗ

Thông qua phân tích ở trên về các đặc tính ký sinh quá lỗ, chúng ta có thể thấy rằng trong thiết kế PCB tốc độ cao, dường như quá lỗ đơn giản thường có tác động tiêu cực lớn đến thiết kế mạch PCB. Để giảm các tác động bất lợi gây ra bởi các hiệu ứng ký sinh trùng của lỗ thủng, các thao tác sau đây có thể được thực hiện trong thiết kế:

1. Chọn kích thước hợp lý thông qua kích thước có tính đến chi phí và chất lượng tín hiệu. Nếu cần thiết, có thể xem xét sử dụng các kích thước khác nhau của quá mức. Ví dụ, một kích thước lớn hơn có thể được xem xét để giảm trở kháng cho nguồn điện hoặc mặt đất, và một kích thước nhỏ hơn có thể được sử dụng cho dấu vết tín hiệu. Đương nhiên, khi kích thước lỗ nhỏ hơn, chi phí tương ứng cũng sẽ tăng lên.

2. Hai công thức thảo luận ở trên có thể kết luận rằng việc sử dụng PCB mỏng hơn có lợi cho việc giảm hai thông số ký sinh của quá lỗ.

3. Cố gắng không thay đổi số lượng các lớp của dấu vết tín hiệu trên bảng PCB, đó là, cố gắng không sử dụng quá mức không cần thiết.

4. Pin cho nguồn điện và mặt đất nên được khoan gần đó, và dây dẫn giữa các lỗ và pin nên ngắn nhất có thể. Xem xét khoan nhiều lỗ song song để giảm điện cảm tương đương.

5. Đặt một số lỗ thông qua mặt đất gần lỗ thông qua của lớp thay đổi tín hiệu để cung cấp đường dẫn trở lại gần nhất cho tín hiệu. Bạn thậm chí có thể đặt một số lỗ nối đất dự phòng trên PCB.

6. Đối với bảng mạch PCB tốc độ cao mật độ cao, micropore có thể được xem xét.