Tecnologia PCB - Il design di stabilizzazione dell'orologio del convertitore A/D ad alta velocità di prova del PWB

Negli ultimi anni, la ricerca straniera sui convertitori A/D ad alta velocità è stata la più attiva, e alcune strutture migliorate sono apparse nella struttura di base Flash [2], come le strutture di circuito subranging (come la struttura semi-flash, Pipelined, struttura multistadio, struttura multistadio). Infatti, sono una struttura di circuito composta da molteplici strutture di circuito Flash e altri circuiti funzionali in forme diverse. Questa struttura può compensare le carenze della struttura di base del circuito Flash ed è un convertitore A/D ad alta velocità e ad alta risoluzione. Questo tipo di struttura sta gradualmente sostituendo la SAR di lunga data e la struttura integrale e c'è anche un tipo di struttura del circuito bit-per-stadio. Ulteriore miglioramento sulla base di esso, si otterrà una struttura di circuito A chiamata Folding (chiamata anche struttura Mag Amps) Questa è una struttura di uscita seriale di codice grigio. Queste tecniche di progettazione del circuito PCB sono lo sviluppo di convertitori A/D ad alta velocità, ad alta risoluzione e ad alte prestazioni. Ha svolto un ruolo positivo nella promozione.

Inoltre, nella tecnologia di progettazione del circuito dei convertitori A/D ad alta risoluzione, la struttura del circuito Σ-Δ è attualmente una tecnologia di progettazione del circuito molto popolare. Questa struttura del circuito non è utilizzata solo nei convertitori A/D ad alta risoluzione a bassa velocità o media velocità. Sostituirà gradualmente la struttura SAR e del circuito integrale, e questa struttura combinata con la struttura della conduttura, dovrebbe raggiungere una risoluzione più elevata e un convertitore A/D più veloce. Con la continua espansione e il miglioramento delle prestazioni dei sistemi elettronici nelle armi e nelle apparecchiature nella nuova era, anche la complessità dei sistemi elettronici sta aumentando. Al fine di garantire le capacità e le prestazioni di campionamento dei dati, feedback di controllo e elaborazione digitale dei sistemi elettronici, moderni sistemi elettronici militari I requisiti per i convertitori A/D sono sempre più elevati, soprattutto per i sistemi militari di comunicazione dei dati e i sistemi di acquisizione dati. La domanda di convertitori A/D ad alta velocità e ad alta risoluzione è in aumento. Il circuito di stabilizzazione del ciclo di lavoro dell'orologio è utilizzato come un'alta velocità, L'unità centrale del convertitore A/D ad alta precisione svolge un ruolo vitale nelle prestazioni del rapporto segnale-rumore (SNR) e del bit efficace (ENOB). Pertanto, è necessario garantire il convertitore A/D ad alta velocità e ad alta precisione Per le prestazioni, è necessario garantire che l'orologio di campionamento e codifica abbia un ciclo di lavoro adatto e un piccolo jitter. Pertanto, è molto necessario effettuare ricerche sul circuito di stabilizzazione del ciclo di lavoro dell'orologio. Poiché il circuito di stabilizzazione del ciclo di lavoro dell'orologio è l'unità centrale dei convertitori A/D ad alta velocità e ad alta precisione e non ci sono quasi prodotti con circuiti separati di stabilizzazione del ciclo di lavoro dell'orologio, è riportato solo nei convertitori A/D ad alta velocità e ad alta precisione. Rispetto ai prodotti di altre aziende, i prodotti ADI possono migliorare le prestazioni di campionamento principalmente grazie al miglioramento del circuito DCS (duty cycle stabilizer). Il circuito DCS è responsabile della riduzione del jitter del segnale dell'orologio e la tempistica di campionamento dipende dall'orologio. Segnali, i precedenti circuiti DCS di varie aziende possono controllare solo il jitter a circa 0,25ps, mentre i nuovi prodotti ad alte prestazioni AD9446 e LTC2208 possono ridurre il jitter a circa 50fs. Generalmente, riducendo il jitter può migliorare il SNR, aumentando così la risoluzione effettiva (ENOB: numero effettivo di bit), e può raggiungere una velocità di campionamento di più di 100Msps mentre raggiunge un numero di quantizzazione a 16 bit. Se la velocità di campionamento è aumentata senza controllare il jitter, l'ENOB sarà ridotto e la risoluzione desiderata non può essere ottenuta. È impossibile aumentare il numero di bit di quantizzazione. Con lo sviluppo di convertitori A/D ad alte prestazioni, i circuiti DCS possono svilupparsi nella direzione di maggiore velocità, meno jitter e stabilità. La tabella 1 elenca l'orario di lavoro nei convertitori A/D stranieri. I principali indicatori tecnici e parametri del circuito stabile. Infatti, finora, il jitter 60fs di AD è stato il più piccolo. Ora il jitter dell'apertura è generalmente controllato a circa 1 ps, e jitter più alto di questo numero o addirittura decine di ps è in realtà di poco significato. Dalla situazione attuale della ricerca in patria e all'estero, il circuito dell'orologio utilizzato per stabilizzare l'ADC ad alta velocità è principalmente un ciclo bloccato in fase (ciclo bloccato in fase, PLL). Il sistema a blocco di fase è essenzialmente un sistema di controllo di fase a circuito chiuso. In poche parole, è un circuito che può sincronizzare il segnale di uscita con il segnale di ingresso in termini di frequenza e fase, cioè, dopo che il sistema entra nello stato bloccato (o sincronizzato), la differenza di fase tra il segnale di uscita dell'oscillatore e il segnale di ingresso è zero o rimane costante. Poiché il ciclo bloccato a fase ha molte caratteristiche eccellenti, può essere ampiamente usato nella generazione e distribuzione dell'orologio del processore ad alte prestazioni, nella sintesi e nella conversione di frequenza del sistema e nel tracciamento automatico della sintonizzazione di frequenza, nell'estrazione di sincronizzazione bit nella comunicazione digitale, nel blocco di fase, nella moltiplicazione di frequenza del blocco di fase e nella divisione di frequenza, Questo articolo propone un design DLL (Delay-locked loop DLL) con blocco ritardato. Infatti, il PLL utilizza principalmente il rivelatore di fase e il filtro per monitorare il segnale dell'orologio di feedback e il segnale dell'orologio di ingresso e quindi utilizzare la differenza di tensione generata Controllare l'oscillatore controllato a tensione per generare un segnale simile all'orologio di ingresso e infine raggiungere lo scopo del blocco di frequenza. La funzione della DLL è quella di inserire un impulso di ritardo tra l'orologio di ingresso e l'orologio di feedback fino a quando i bordi ascendenti dei due orologi sono allineati e quando la sincronizzazione è raggiunta, quando il bordo dell'impulso dell'orologio di ingresso e il bordo dell'impulso di feedback sono allineati, la DLL del ciclo bloccato di fase del ritardo sul chip può essere bloccata. Dopo che l'orologio è bloccato, il circuito non è più regolato e non c'è differenza tra i due orologi. In questo modo, il loop phase-locked con ritardo sul chip utilizza l'orologio di uscita DLL per compensare il ritardo di tempo causato dalla rete di distribuzione dell'orologio, migliorando così efficacemente la sorgente e il carico dell'orologio. Ritardo di tempo tra. Prima di tutto, la linea di ritardo è meno rumorosa dell'oscillatore. Questo perché il punto di attraversamento zero danneggiato nella forma d'onda scompare alla fine della linea di ritardo e ricircola nel circuito oscillatore, che genera più In secondo luogo, il tempo di ritardo è rapidamente cambiato all'interno del cambiamento di tensione di controllo nella DLL, cioè, la funzione di trasferimento è semplicemente uguale al guadagno KBCDL del VCDL. In breve, l'oscillatore utilizzato nel PLL ha instabilità e sfasamento di fase Accumulazione, quando l'orologio di compensazione provoca separatamente ritardo nella rete, tende a ridurre le prestazioni del PLL. Pertanto, la stabilità

Il sistema di prova della scheda PCB avrà una nuova idea di progettazione PCB, adottando il sistema di test automatico basato su bus USB e le idee di progettazione dello strumento virtuale, dando pieno gioco al ruolo del computer e sostituendo l'idea dello strumento tradizionale con un computer il più possibile, riducendo così il volume dello strumento stesso riduce il costo di sviluppo, migliorando così l'efficienza dello sviluppo. Dopo la conversione D/A, il segnale analogico di eccitazione richiesto per la prova viene applicato al sistema di prova e quindi il circuito di prova viene inviato alla matrice dell'interruttore attraverso il bus di prova. La matrice dell'interruttore è collegata alla matrice dell'interruttore e controllata dal microprocessore per accendere e spegnere. La scheda PCB di prova è fissata sul letto dell'ago, il segnale di eccitazione viene applicato alla posizione corrispondente del circuito stampato, la risposta è misurata dal circuito di prova e la quantità analogica raccolta è inviata al controllo del centro. Dopo la conversione A/D, la corrispondente quantità digitale viene alimentata dal software sulla macchina PCB e elaborata dalla macchina PCB per determinare se la scheda PCB è qualificata.