精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCBブログ
PCBボード設計と配線における3つの特別配線技術
PCBブログ
PCBボード設計と配線における3つの特別配線技術

PCBボード設計と配線における3つの特別配線技術

2022-01-20
View:155
Author:pcb

品質 PCBボードデザイン そして、配線はシステム全体のパフォーマンスに直接影響するでしょう, 最も高速 デザイン 理論は結局、レイアウトによって実現され、検証される. 配線は高速PCBで非常に重要である デザイン. 以下は、実際の配線で遭遇する可能性のあるいくつかの状況の合理性を分析する, 最適化されたルーティング戦略を. それは主に3つの側面から説明されます:直角, 差動ルーティング, サーペンタインルーティング.

PCBボード

1. Right angle trace
Right-angle wiring is generally a situation that needs to be avoided as much as possible in PCB wiring, そして、それは配線の品質を測定するための基準の1つになりました. 直角配線が信号伝送に与える影響? 原則的に, 直角線は送電線の線幅を変える, インピーダンスの不連続性をもたらす. 事実上, 直角のみならず, しかし、鋭い角度トレースは、インピーダンス変化を引き起こすかもしれません.
The impact of the right-angle trace on the signal is mainly reflected in three aspects:
(1) The corner can be equivalent to a capacitive load on the transmission line to slow down the rise time;
(2) Impedance discontinuity will cause signal 反射;
(3) 恵美 generated at right angles.
The parasitic capacitance caused by the right angle of the transmission line can be calculated by the following empirical formula:
C=61W(Er)1/2/Z 0, 上記の式で, C refers to the equivalent capacitance of the corner (unit: pF), W refers to the width of the trace (unit: inch), は、媒体の誘電率を指す, Z 0は伝送線路の特性インピーダンスである. 例えば, for a 4Mils 50 ohm transmission line (εr is 4.3), 直角によってもたらされる静電容量は約0である.0101 pf, 結果として生じる立ち上がり時間の変化を推定することができます.2* C*Z0/2 = 2.2*0.0101*50/2 = 0.576 ps. 計算から、直角トレースに起因する静電容量効果が非常に小さいことが分かる. 直角トレースの線幅が増加するように, インピーダンスが低下する, したがって、ある信号反射現象が起こる. 送電線におけるインピーダンス計算式に従って線幅を増加させた後の等価インピーダンスを計算することができる, and then Calculate the reflection coefficient according to the empirical formula: ρ=(Zs-Z0)/(Zs+Z0). 一般に, 直角配線によるインピーダンス変化は7 %から20 %である, したがって、反射係数は約0である.1. Moreover, 下記の図からわかるように, 送電線のインピーダンスは、W/2ライン, そして、それからW/2時間. 全体のインピーダンス変化は非常に短い時間で起こる, しばしば10 ps以内., このような高速かつ小さな変化は、一般的な信号伝送にはほとんど無視できる. 多くの人が直角配線の理解を持っている, 電磁波を放射して、EMIを発生させるのが簡単であると考えていること, それはまた、多くの人が直角線の配線ができないと考える理由の一つです. しかし, 多くの実際のテストの結果は、直角トレースが直線より重要なEMIを生成しないことを示している. おそらく、現在の楽器性能とテストレベルは、テスト可能性を制限します, でも少なくとも問題は, 直角トレースの放射は、装置自体の測定誤差よりも既に小さい. 一般に, あなたが想像するかもしれないように、直角ルーティングは怖くありません. 少なくともGHz以下のアプリケーションで, 容量などの影響, reflection, EMI, etc. TDR試験にほとんど反映されない. 高速の焦点 PCBボード デザイン エンジニアはまだレイアウトにあるべき, パワー/グラウンド デザイン, とトレース デザイン., ヴィアと他の側面. もちろん, 直角配線の影響は非常に深刻ではないが, それは我々がすべての将来的に直角線を歩くことができないことを意味しません. 詳細への注意は、すべてのエンジニアが持っている必要があります基本的な品質です. Moreover, ディジタル回路の急速な発展, PCBボード技術者が扱う信号の周波数は増加し続ける, とRFの分野で デザイン 10 GHz以上, これらの小さな直角は高速問題の焦点になるかもしれない.

2. Differential trace
Differential signals are more and more widely used in 高速回路基板 デザイン. 回路のキー信号はしばしば デザイン微分構造. なぜそんなに人気があるの? その良いパフォーマンスを確実にする方法 PCBボード デザイン? これら2つの質問, 討論の次の部分に進む. 差動シグナリングとは? 素人の言葉で, 駆動端は、等しい値および逆相の2つのシグナルを送り出す, そして、受信端は、2つの電圧の差を比較することによって、論理状態「0」または「1」を判定する. 差動信号を運ぶ一対のトレースを差動トレースと呼ぶ.

通常のシングルエンド信号トレースと比較, differential signals have obvious advantages in the following three aspects:
a. 強い干渉能力, 二つの差動トレース間の結合は非常に良いので. 外界にノイズ干渉がある場合, それらは、2つのワイヤに同時に結合される, そして、受信終了は2つの信号の違いについてのみ注意します. したがって、外部コモンモードノイズは完全にキャンセルされる.
b. それは効果的にEMIを抑制することができます. 同じように, つの信号の極性が反対であるので, それらによって放射される電磁界は互いに相殺できる. 結合を強める, より少ない電磁エネルギーは、外側の世界に放出されます.
c. タイミング位置決め, 差動信号のスイッチング変化が2つの信号の交点にあるので, つのしきい値電圧に依存する通常のシングルエンド信号とは異なり, 高くて低い, したがって、それはプロセスと温度の影響を受けません, タイミングエラーを減らすことができます. 低振幅信号を有する回路にも適している. 現在の一般的なLVDSは、この小振幅差動信号処理技術を指す. For PCBボード エンジニア, 問題は、差動ルーティングのこれらの利点が実際のルーティングで完全に利用できることを保証する方法です. 多分、Stackupと接触している誰でも、異なる痕跡の一般的な必要条件を理解するでしょう, と等しい長さ, 等間隔. 等しい長さは、2つの差動信号がいつでも逆極性を維持して、コモンモード構成要素を減らすことを確実とすることになっている等しい距離は、主に2つの差動インピーダンスが一貫していて、反射を減らすことを確実とすることです. 「可能な限り近い原則」というのは、時々、差動ルーティングの要件の一つである. しかし、これらの規則のすべては修辞的なものではない, 多くのエンジニアは高速差動信号の性質を理解していないようだ. 以下は、PCB差動信号のいくつかの一般的な誤解に焦点を当てます デザイン.

誤解1:差動信号が帰還経路として接地面を必要としないと考える, または、差分トレースが互いに逆の経路を提供すると考える. この誤解は表面現象によって混乱することに起因する, または高速信号伝送のメカニズムの理解は十分ではない. トランジスタQ 3およびQ 4のエミッタ電流が等しい、そして、反対側であることは、受信端の構成から分かる, and their currents at the ground just cancel each other (I1=0), したがって、差動回路は同様のバウンスおよび他の可能な存在に適している. これは、電源とグランドプレーンのノイズ信号に鈍感です. グランドプレーンの部分的リターンキャンセルは、差動回路が信号戻り経路として参照面を使用しないことを意味しない. 事実上, 信号戻り解析, 差動ルーティングと通常のシングルエンドルーティングのメカニズムは同じです, それで, 高周波信号は、常に、誘導子のループに沿ったリターンフロー間の差は、接地への結合に加えてである, 差動線も相互結合を有する. どちらのカップリングが強いかは主要なリターンパスになります.
PCB回路 デザイン, 差動トレース間の結合は一般に小さい, 多くの場合、結合度の10〜, そして、より多くは地面へのカップリングです, したがって、差分トレースの主なリターンパスはまだ地面に存在する. フラット. 地面が不連続であるとき, 基準平面のない領域の微分トレース間の結合は、主復帰経路を提供する. 参照平面の不連続性は、通常のシングルエンドトレースと同じくらい重大な差動トレースに影響を及ぼさない, それはまだ差分信号の質を減らして、EMI, 可能な限り避けるべき. いくつか デザインまた、差動トレースの下の基準面を除去して、差動伝送におけるいくつかのコモンモード信号を抑圧することもできる, しかし、このアプローチは理論的に望ましくない. インピーダンス制御法? コモンモード信号に接地インピーダンスループを設けることは、EMI放射線を必然的に引き起こす, どちらが良いより害.


神話2 :等しい間隔を維持することは、線長にマッチするより重要です. 実際には PCBボード レイアウト, 微分の要件を満たすことはしばしば不可能です デザイン 同時に. ピン分布などの要因により, ヴィアス, とルーティング空間, 適切なルーティングによって、線長のマッチングの目的を達成しなければならない, しかし、結果は、差動対のいくつかの領域が並列であるはずがないということでなければなりません. この時点で何をすべきか? トレードオフについて? 結論を出す前に, 以下のシミュレーション結果を見てみましょう. 上記のシミュレーション結果から, スキーム1とスキーム2の波形はほぼ一致している, 即ち, 不等間隔による衝撃は最小である. 比較で, the impact of line length mismatch on the timing is much greater (Option 3). 理論解析から, 間隔の不整合は、差動インピーダンスを変化させる, 差動対自体の間の結合が重要でないので, インピーダンス変化範囲も非常に小さい, 通常10 %以内, 単一パスに相当する. 穴による反射, 信号伝送には影響しない. 一度線長が一致しない, タイミングオフセットに加えて, コモンモード成分が差動信号に導入される, これは、信号の品質を減らし、EMIを増加させる. それは重要な規則である デザイン PCB上の差動トレースの線長に一致する, と他の規則は柔軟に扱うことができる デザイン 要件と実用化.

誤解3 :微分トレースが非常に近いと考える. 微分トレースを閉じることは、それらの結合を強化するよりも何もない, ノイズに対する耐性を向上させることはできない, しかし、また、外部の世界への電磁干渉を相殺するために磁場の反対極性をフルに利用する. このアプローチはほとんどの場合非常に有益ですが, それは. 我々が彼らが完全に外部干渉から遮蔽されることを確実とすることができるならば, それから、我々は互いとの強いカップリングを通して反干渉と反干渉を成し遂げる必要はありません. EMI抑制の目的. どのように、我々は差動跡が良い分離と遮蔽を持つのを確実にすることができますか? 他の信号跡との距離を増やすことは、基本的な方法の1つです. 電磁界のエネルギーは距離の2乗関係と共に減少する. 一般に, 線間の距離が線幅の4倍を超えるとき, それらの干渉は非常に弱い, どちらが基本ですか. 無視する. 加えて, 接地面の分離も良好な遮蔽役割を果たすことができる. この構造体は デザイン of high-frequency (above 10G) IC package PCBボードs. CPW構造と呼ばれる, which can ensure strict differential Impedance Control (2Z0). 別の信号層において差動トレースを実行することもできる, しかし、この方法は, 異なる層によって生成されたインピーダンスとビアの違いは、差動モード伝送の効果を破壊し、コモンモードノイズを導入する. 加えて, つの隣接する層が緊密に結合されていない場合, それは、ノイズに抵抗するために微分トレースの能力を減らす, しかし、周囲のトレースから適切な間隔を維持することができます, クロストークは問題ではない. At general frequencies (below GHz), EMIは深刻な問題ではない. 実験では、500マイルで分離された差動トレースに対して3 mの距離での放射エネルギー減衰が60 dBに達していることを示した, FCCの電磁放射線規格を満たすのに十分である, だから デザインErは不十分な差動線結合に起因する電磁不等式を心配する必要がない.

3. serpentine
Serpentine line is a type of routing method often used in Layout. その主な目的は、システムのタイミングを満たすために遅延を調整することです デザイン 要件. The デザインERは最初にこの理解を持たなければなりません, 伝送遅延を変える, 配線時に使用しないようにしましょう. しかし, 実際には デザイン, 信号が十分な保持時間を有することを保証するために, または同じグループ内のシグナル間の時間オフセットを減らす, 故意に配線を行うことがしばしば必要である. So, 蛇行線が信号伝達に及ぼす影響? ルーティング時の注意点? つのキーパラメータは平行結合長と結合距離である. 明らかに, 信号が蛇行トレースで送信されると, 平行線セグメント間で結合が生じる, 差動モードの形で, sが小さい, LPが大きい, 結合度が大きいほど. これは、伝送遅延の低減につながる可能性があり、クロストークによる信号の品質を大幅に低減する. メカニズムのために, 第3章ではコモンモードと差動モードクロストークの解析を参照してください.

A few tips when dealing with serpentine lines:
(1) Try to increase the distance of parallel line segments, 少なくとも3 hより大きい, ここでHは、信号トレースから基準面までの距離を指す. 素人の言葉で, 大きな曲がり角を迂回することだ. sが十分に大きい限り, 相互結合効果はほぼ完全に回避できる.
(2) Decrease the coupling length Lp. ダブルLP遅延が信号立ち上がり時間に近づくか、または超える, 生成されたクロストークは飽和に達する.
(3) The signal transmission delay caused by the serpentine line of the strip line or the buried microstrip line is smaller than that of the microstrip line. 理論的, ストリップラインは差動モードクロストークによる伝送速度に影響しない.
(4) For high-speed and signal lines with strict timing requirements, 蛇行するな, 特に小さな地域では蛇行しない.
(5) Serpentine traces with any angle can often be used, 相互結合を効果的に減らすことができる.
(6) In the デザイン 高速の PCBボード, 蛇行線は、いわゆるフィルタリングまたは反干渉能力を有しない, 信号品質を減らすことができる, したがって、それはタイミングマッチングや他の目的では使用されません.
(7) Sometimes the spiral routing method can be considered for winding. シミュレーションは、効果が正常より良いことを示している PCBボードデザイン 蛇行経路.