PCBブログ - 高速PCBボードの設計

In high speed PCBボード デザイン, ビアデザインは重要な要因である, 穴から成る, ホール周辺のパッド領域とパワー層分離領域, 通常、3つのカテゴリーに分かれています, ビアとビアを通して埋められる. PCB設計の過程で, ビアの寄生容量と寄生インダクタンスの解析, 高速PCBの設計におけるいくつかの注意点をまとめた. プリント回路基板は重要な電子部品である, 電子部品用支持体, 電子部品用電気接続装置. 電子印刷で作るから, プリント回路板と呼ばれる. 現在, 高速PCBの設計は通信に広く使われている, コンピュータ, グラフィックスと画像処理. すべてのハイテク付加価値電子製品設計は低消費電力の特性を追求している, 低電磁放射, 高信頼性, 小型軽量化. 上記の目標を達成する, ビア設計は高速PCB設計における重要な要因である.

1. Via
Via is an important factor in multi-layer PCB design. ビアは主に3つの部分から成る, 一つは穴です。もう一方は、穴の周りのパッド領域です第3は電力層分離領域である. ビア・ホールのプロセスは、中間層において、接続される必要がある銅箔を接続するために化学堆積によって、バイアホールの孔壁の円筒形の表層上の金属のレイヤーをおおうことになっている, そして、ビア・ホールの上下の側は、普通のパッドに作られる. 形状は、上部と下部のラインと直接接続することができます, または接続しない. ビアは電気的に接続できる, 固定または位置デバイス. ビアは一般的に三つのカテゴリーに分かれている, 埋没ビアとビア. 盲目の穴, プリント基板の上面と底面に位置する, 特定の深さを有して、表層回路および下にある内部回路の接続のために使われる. 穴の深さと穴の直径は、ある比率を超えない. 埋込み穴は、プリント回路基板の内側のレイヤーに位置する接続孔を参照する, これは回路基板の表面には及ばない. ブラインド・ビアおよび埋込みビアの両方は、回路基板の内側の層に位置する, そして、積層前にスルーホール形成プロセスによって完成する. ビアの形成中, いくつかの内部層が重なってもよい. スルーホール, 回路基板全体を通過する回路, 内部相互接続またはコンポーネントの取付穴として使用することができます. スルーホールは、プロセスで実現しやすく、コストが低いので, スルーホールは、一般にプリント回路基板100で使用される.

2. Parasitic capacitance of vias
The via itself has parasitic capacitance to the ground. 接地層上のビアの分離孔の直径がD 2である場合, ビアパッドの直径はD 1である, PCBの厚さはTである, 基板基板の誘電率は, それから、ビアの寄生容量は、およそC : 1である.Td 1/(（d 2−d 1）). 回路に対するビアの寄生容量の主な影響は、信号の立ち上がり時間を長くし、回路の速度を減少させることである. 静電容量値が小さいほど, 衝撃が小さい.

3. Parasitic inductance of vias
The via itself has parasitic inductance. 高速ディジタル回路の設計, ビアの寄生インダクタンスに起因する危害は、しばしば寄生容量の影響よりも大きい. ビアの寄生直列インダクタンスはバイパスコンデンサの影響を弱め、電力系統全体のフィルタ効果を低減する. Lがビアのインダクタンスを指すなら, hはビアの長さです, dは中心ドリル穴の直径である, ビアの寄生インダクタンスは約：L＝5である.08h[ln(4h/d)+1]. 式から、ビアホールの直径がインダクタンスにほとんど影響しないことが分かる, バイアホールの長さはインダクタンスに影響する.

4. Non-penetrating via technology
Non-through vias include blind vias and buried vias. 非貫通ビア技術, ブラインドバイアと埋込みビアの適用は、PCBのサイズと品質を大いに減らすことができる, 層の数を減らす, 電磁両立性改善, 電子製品の特性を上げる, 経費を減らす, また、デザイン作業をより簡単かつ迅速にする. 従来のPCB設計と処理において, 貫通孔には多くの問題がある. まず第一に, 彼らは大量の有効空間を占める, 二番目に, 多数の貫通孔が1箇所に密集している, また、これは多層PCBの内部層ルーティングに大きな障害をもたらす. これらのスルーホールは、ルーティングに必要なスペースを占有する, そして、彼らは激しく力と地面を通り抜けます. ワイヤ層の表面はまた、パワーグランドワイヤ層20のインピーダンス特性を破壊する, 電力接地ワイヤ層の無効化. そして、従来の機械的穴あけは、非貫通穴技術を使用する作業量の20倍である. PCBデザイン, パッドとビアのサイズは徐々に減少しているが, 基板層の厚さが比例的に減少しない場合, ビアのアスペクト比が増加する, そして、ビアのアスペクト比の増加は、信頼性を減らす. 先端レーザ穴あけ技術とプラズマドライエッチング技術の成熟, 非貫通小孔と小さな埋込み孔を適用することが可能である. これらの貫通孔の穴径が0である場合.3 mm, それらによってもたらされる寄生パラメータはオリジナルの従来の穴が約1である/10, PCBの信頼性を向上させる. 非貫通ビア技術の使用により, PCBにはほとんどビアがない, したがって、トレースのためのより多くのスペースを提供する. 残りのスペースは、EMIを改善するために大きな面積遮蔽のために使われることができます/RFI性能. 同時に, より多くの残りのスペースは、部分的にデバイスとキーネットワークケーブルをシールドするために内側の層に使用することができます, 電気性能があるように. 非貫通ビアの使用はデバイスピンのファンアウトを容易にする, making high-density pin devices (such as BGA packaged devices) easy to route, 接続の長さの短縮, 高速回路のタイミング要件を満たす.

5. Via selection in ordinary PCB
In ordinary PCB design, ビアの寄生容量と寄生インダクタンスはPCB設計にほとんど影響しない. 1 - 4層PCB設計のために, 0.36 mm/0.61 mm/1.02mm (drilling/パッド/POWER isolation area) is generally selected. ) vias are better. For some special signal lines (such as power lines, 接地線, クロックライン, etc.), 0.41 mm/0.81 mm/1.32 mmのビアは選択できます, ビアの他のサイズも、実際の状況に応じて選択することができます.

6. Via design in high speed PCB
Through the above analysis of the parasitic characteristics of vias, 高速PCB設計で見ることができる, 一見単純なビアはしばしば回路設計に大きな負の効果をもたらす. ビアの寄生効果による悪影響を低減するために, you can try to do as much as possible in the design:
(1) Select a reasonable via size. 一般密度を有する多層PCB設計のために, 0を使う方がよい.25 mm/0.51 mm/0.91mm (drilling/パッド/POWER isolation area) vias; for some high-density PCBs, 0.20 mm/0.mmのバイアのための46/0.86 mm, また、非貫通ビアを試すことができます電源または接地線のビアのために, you can consider using a larger size to reduce the impedance;
(2) The bigger the POWER isolation area, より良い, PCBにおけるビア密度の考察, generally D1=D2+0.41;
(3) The signal traces on the PCB should not be changed as much as possible, 即ち, the vias should be minimized;
(4) Using a thinner PCB is conducive to reducing the two parasitic parameters of vias;
(5) The pins of the power supply and the ground should be close to the via hole. バイアホールとピンとの間のリード線を短くする, より良い, 彼らはインダクタンスを増加させるので. 同時に, the leads of power and ground should be as thick as possible to reduce impedance;
(6) Place some ground vias near the vias where the signal changes layers to provide a short-distance loop for the signal.
もちろん, 設計時に具体的な問題を詳細に分析する必要がある. コストと信号品質の両方を考慮する, 高速PCB設計において, デザイナーは常にビアホールができるだけ小さくなることを望んでいる, より多くの配線スペースがボードに残ることができるように. 寄生容量も小さい, 高速回路に適している. 高密度PCB設計において, 非貫通ビアの使用とビアサイズの減少もコストの増加をもたらす, そして、ビアのサイズは無期限に減少できない. PCBメーカーのドリル加工と電気めっきプロセスの影響を受ける. 技術的な制限のため, バランスの考慮は、高速のビア設計に与えられるべきである PCBボード.