PCBブログ - FPGAとPCBボードの接合部の破壊解析

FPGAは、多くの民生用および防衛分野を含むほとんどの電子PCBボードシステムで使用されており、ほとんどのFPGAはBGAパッケージを採用しています。BGAが登場するとすぐに、CPUや南北ブリッジなどのVLSIチップの高密度、高性能、多機能、高I/Oピン実装の選択肢となりました。その特徴は以下の通りです：

1. I/Oピン数が増加しても、ピン間隔はQFPよりも大幅に広く、実装歩留まりが向上する；

2. 消費電力は増加するが、制御崩壊チップ接合法（C4接合）による実装が可能で、電気熱的性能が向上する；

3. QFPと比較して厚さが1/2以上、重量が3/4以上削減される；

4. 寄生パラメータが低減され、信号伝送遅延が小さく、使用周波数が大幅に改善される；

5. 同一平面上はんだ付けによる実装が可能で、信頼性が高い；

6. BGAパッケージは依然としてQFPやPGAと同様にpcb基板面積を過度に占有する；

FPGAでは、あらゆる種類の民生用および防衛製品において、はんだ接合部の故障が頻繁に発生します。FPGAがBGAパッケージに実装されている場合、はんだ接続部の故障が発生しやすくなります。はんだ接合部の故障原因を特定することは困難であり、早期発見は非常に難しく、断続的な故障は時間の経過とともに悪化し、最終的に機器の信頼性が低下したり動作不能になったりします。しかし、よくあることながら、この問題は解決可能です。その解決策がリッジトップ・グループのSJ-BISTです。一般的に、はんだ接合不良とは、様々な要因（応力、温度、材料、はんだ付け品質、実際の動作条件など）により、特定の条件下で接合部が破損することを意味します。接合部が破損すると、互いに密接に接続された部品が部分的に分離・断裂・変形し、溶接構造に損傷を与える結果、設備のダウンタイムが発生し、正常な生産活動に影響を及ぼします。どのような要因が失敗する溶接接続を引き起こす可能性が?

溶接接合部の破損要因は何か？

主な破損原因：

1) 応力関連破損－稼働中の装置において

通常、材料自体の欠陥（化学組成の不均一性、局所的な微小亀裂など）、溶接工程中の様々な原因による熱割れ・冷間割れ、溶け込み不足、スラグ介在物、溶接部の気孔・アンダーカットなどが挙げられる。溶接部近傍領域（溶接部及び熱影響部の組織変化による応力を含む）の高残留応力、ならびに溶接工程中の高温による組織軟化及び冷却後の脆化が接合部破損の根本原因であり、これらが接合部の脆性破壊や膨張を促進する条件を提供する。溶接継手の破損を予測する現行手法は統計的劣化モデルである。しかし統計は大量のサンプルが存在する場合にのみ意味を持つため、統計ベースのモデルはせいぜい暫定的な解決策に過ぎない。レイターグループのSJ-BISTは、溶接継手の破損を直接かつリアルタイムで測定・予測する手段を提供できる。

2) 製造工程に関連する故障

製造工程中にもはんだ接合部の故障が発生します。Ridegtop-Group SJ-BISTは未実装のFPGAを検出可能です。これらの製造関連故障には固有の検出課題が存在します。製造環境における故障判定には現在、目視検査が用いられている。主な欠点は、はんだ接合部の試験検査が不可能である点だ。目視検査はFPGA外周列のはんだ接合部に限定され、基板サイズや他の表面実装部品により視認性がさらに制限される。BGAパッケージの配列密度が増すほど、はんだボールの偏位許容度は厳しくなる。微細ピッチBGAパッケージでは、1.0mmピッチ・0.60mmボール径の半田ボールが数千個存在します。このような条件下では、パッド調整の不備や半田付け不良が、パッド断線や部分断線の主な原因となります。半田がパッドに濡れ付かない場合、100%のX線検査でも半田接合部の断線を検出できる保証はありません。はんだボールとめっき貫通孔への毛細管浸透が絡む別の欠陥は、X線画像検査でも容易に特定できません。埋め込み型ソフトコアであるRidgetop-Group SJ-BISTは、製造環境におけるPCB基板-FPGA監視に極めて適しています。

BGAパッケージ接続不良の定義（熱サイクル試験用）：

業界におけるBGAパッケージ接続不良の定義は以下の通り：

1) ピーク抵抗値が300オームを超え、かつ200ナノ秒以上持続する場合。

2) 1回の不良発生後、10%の確率で10回以上の不良が再発する場合。

はんだ接合不良の種類：

1) はんだボールの亀裂

動作中のFPGAとPCB基板間のはんだ接合部のリアルタイム故障検出。経時的に、蓄積された応力による損傷で接合部に亀裂が生じることがある。亀裂はデバイスがPCBにはんだ付けされる端部に発生しやすい。亀裂によりBGAパッケージの一部やPCBからはんだボールが剥離する可能性がある。典型的な亀裂発生箇所はBGAパッケージとはんだボールの間、およびPCB基板とはんだボールの間である。亀裂が生じたはんだボールへの継続的な損傷は、別の故障タイプである「はんだボール破断」を引き起こす可能性がある。

2) はんだボールの破損

動作中のFPGAとPCB基板間のはんだ接合部のリアルタイム故障検出。亀裂が生じると、その後の応力によってはんだボールが破損する可能性がある。この破損によりはんだボールとPCB基板が完全に分離し、長期間の断線状態、破損面の汚染および酸化を引き起こす。最終的には、接続不良から短時間の断続的断線、さらには長期の断線に至る。

3) はんだボールの欠落

亀裂を生じさせ、最終的に破断に至る機械的応力は、破断したはんだボールの変位も引き起こす可能性がある。はんだボールの欠落はそのピンの接続を断つだけでなく、位置がずれたはんだボールが別の箇所に詰まることで、他の回路に想像を絶する短絡を引き起こす恐れがある。

はんだボール故障の電気的兆候：はんだボールの断裂による周期的な開閉は、電気信号の断続的な故障を引き起こす可能性があります。振動、移動、温度変化、その他のストレスにより、破損したはんだボールが開閉し、電気信号の断続的な故障が発生します。PCB基板工場で使用される柔軟な材料も、この断続的な信号障害を可能にします。例えば振動応力による断続的な開閉や、予測不能なはんだボール回路の開閉が断続信号を引き起こします。この種の断続的な故障は診断が困難です。さらに、FPGA周辺のI/Oバッファ回路により、はんだネットワークの抵抗値測定はほぼ不可能です。動作中のFPGAで故障したデバイスは、はんだ接点が一時的に接続されているため、テストベッドでは故障検出なし（NTF）で通過することがあります。多くのユーザーがFPGAが正常に動作していないことに気づきますが、この理由により、手でPを押すことでFPGAは正常に動作します。

FPGAとFPGA間のはんだ接続のリアルタイム故障検出 PCBボード 仕事で：リアルタイムではんだ付けステータスを検出. 現在, 目視検査などの技術, 光学, 製造に使用されるX線及び信頼性試験は、反射が電気的であるので、作業が困難である. デバイスが電源を切られていないとき、信号破壊故障はほとんど見えない. 差し迫った失敗の早期発見によって, SJ‐BISTは条件ベースの機器保守をサポートし，間欠故障を低減する. その優れた感度と感度は、誤った警報なしで2つのクロックサイクルの範囲内で100オームに最高の抵抗を見つけて、失敗させるために、SJ - BISTを許します. スケーラブルな解決策として, これは、追加のリソースを追加せずに、ユーザーの既存のテストハブに接続することができます.

FPGAは、多数の商業・防衛分野を含む電子システムの大半で使用されており、ほとんどのFPGAはBGAパッケージを採用している。登場当初からBGAは、高密度・高性能・多機能な高I/O CPUおよびノースブリッジVLSIチップのOピンパッケージングにおける優先選択肢となった。その特徴は以下の通りである：

1. I/Oピンの数が増加し、ピンピッチはQFPと同等であるため、組立歩留まりが向上する；

2. 消費電力は増加するが、制御された崩壊チップボンディング（C4ボンディング）によるBGAはんだ付けが可能で、電気熱性能を向上させる；

3. QFPの半分の厚さ未満で、重量は4分の1以下に低減；

4. 寄生パラメータの低減、信号伝搬遅延の短縮、動作周波数の大幅な向上を実現；

5. 組立時のコプレーナはんだ付けに対応し、高い信頼性を提供；

6. BGAパッケージはQFPおよびPGAと同一フットプリントを維持し、基板面積の過剰占有を解消；

FPGAでは、あらゆる種類の民生用および防衛用製品において、はんだ接合部の故障が頻繁に発生します。FPGAがBGAパッケージに実装されると、はんだ接合部の故障が発生しやすくなります。はんだ付け故障の原因を特定することは不可能であり、早期発見は極めて困難です。また、断続的な故障は時間の経過とともに悪化し、最終的にデバイスが不安定な動作を示すか、動作不能になる可能性があります。しかし、この問題は多くの場合解決可能であり、リッジトップ・グループが支援を提供できます。一般的に、はんだ接合部の故障とは、様々な要因（応力、温度、材料、はんだ付け品質、作業環境など）により特定の条件下で溶接接合部が破損することを意味します。接合部が故障すると、密接に接続されていた部品が部分的に分離または引き裂かれ、溶接構造に損傷を与え、機器のダウンタイムを引き起こし、正常な生産に影響を及ぼします。

溶接継手の破損要因は何か？

一般的な破損原因：

1) 応力関連破損 - 稼働中の装置において

典型的には、材料固有の欠陥（化学組成の不均一性、局所的な微小亀裂など）、溶接熱による割れ、溶け込み不足、溶接部におけるスラグ介在物、ボイド、アンダーカットなど、溶接工程中の様々な原因によるもの。溶接部近傍の高残留応力（溶接部及び熱影響部における相変態による構造応力を含む）と、溶接時の高温軟化メカニズム、冷却時の脆化が相まって、接合部破壊の根本原因となる。これらは接合部の脆性破壊や膨張の条件を提供する。溶接継手破壊の予測における現行手法は統計的劣化モデルである。しかし統計は多数のサンプルが存在する場合にのみ意味を持ち、統計ベースのモデルが最適な解決策となる。レイターグループのSJ-BISTは、溶接継手破壊の測定と予測をリアルタイムで直接提供する手段である。

2) 製造工程に関連する故障

製造工程においてもはんだ接合部の故障が発生します。Redgtop Group SJ-BISTは未実装のFPGAを検出可能です。これらの製造関連故障は、特有の検出課題を提示します。製造環境における故障判定には現在、目視検査が用いられている。主な欠点は、はんだ接合部の試験・検査が不可能である点だ。目視検査はFPGAの外周列にあるはんだ接合部に限定され、基板サイズやその他の表面実装部品が視認性をさらに制限する。BGAパッケージの配列密度が増加するにつれ、はんだボールの偏位はより深刻化する。ファインピッチBGAパッケージは、0.0mmピッチ・0.60mmボール径の何千ものはんだボールを備えています。このような条件下では、パッド位置のずれやはんだ付け不良が、パッド断線や部分破損故障の主な原因となります。100% X線検査でさえ、はんだがパッドに濡れなかったはんだ接合部の検出を保証できません。はんだボールやスルーホールへの毛細管濡れ付着に関連するその他の欠陥は、X線画像化を行っても特定できません。RidgeTop GroupのSJ-BISTは、組み込みソフトコアとして、PCB基板製造環境内でのFPGAモニタリングを可能にします。

BGAパッケージ接続不良の定義（熱サイクル試験用）：

業界におけるBGAパッケージ接続不良の定義は以下の通り：

1) ピーク抵抗値が300オームを超え、200ナノ秒以上持続する場合。

2) 1回の故障発生後、10%の確率で10回以上の故障が発生すること。

はんだ接合故障の種類：

1) はんだボールの亀裂

動作中のFPGAとPCBボード間のはんだ接合部のリアルタイム故障検出。時間の経過とともに、溶接残留応力による損傷で亀裂が発生。亀裂はデバイスがPCBにはんだ付けされるエッジで共通。クラックは、はんだボールがBGAパッケージまたはPCBの一部から分離する原因となり得る。典型的なクラック位置は、BGAパッケージと半田ボールとの間にある。そして別の典型的な亀裂は、PCB基板と半田ボールの間で発生する。亀裂による半田ボールへの継続的な損傷は、別のタイプの故障につながる可能性がある。

2) はんだボールの破損

動作中のFPGAとPCBボード間のはんだ接続のリアルタイム故障検出。亀裂が発生すると、その後の応力によってはんだボールが破壊される。破壊ははんだボールとPCBボードを完全に分離させ、長期間の開回路状態、破面の汚染および酸化をもたらす。最終結果は、劣化接続からより長い開回路に至るまでのあらゆる形態の短絡的な断続的開回路である。

3) はんだボールの欠落

亀裂を引き起こす後続の機械的応力、そして最終的な破断は、破壊されたはんだボールの変位も引き起こす。欠落したはんだボールはピン接続に失敗するだけでなく、誤ったはんだボールが別の位置に移動して固定される場合もある。

はんだボールの故障を示す電気的指標は、はんだボールの周期的な開閉を引き起こし、断続的な電気信号障害を生じさせる。振動、移動、温度変化、その他のストレスにより破損したはんだボールが開閉し、断続的な電気信号障害を引き起こす。工場でPCB基板に使用される柔軟な材料も、振動ストレスによるこの断続的な信号の開閉を可能にし、はんだボール回路の予測不能な開閉が断続的な信号を引き起こす。この間欠的な故障は診断が困難である。さらに、FPGA周辺のバッファ回路により、はんだネットワークの抵抗測定はほぼ不可能となる。動作中のFPGA内で故障したデバイスは、はんだ接点が一時的に接続されているため、テストベッド上で故障検出なし（NTF）として通過する可能性がある。多くのユーザーはFPGAが正常に機能していないことに気づき、このためFPGAは通常、手で押すと動作する。

FPGAとFPGA間のはんだ接続のリアルタイム故障検出PCB基板仕事で：リアルタイムではんだ付けステータスを検出. 現在, 目視検査などの技術, 光学, 製造に使用されるX線及び信頼性試験は、反射が電気的であるので、作業が困難である. デバイスが電源を切られていないとき、信号破壊故障はほとんど見えない. 差し迫った失敗の早期発見によって, SJ‐BISTは条件ベースの機器保守をサポートし，間欠故障を低減する. その優れた感度と感度は、誤った警報なしで2つのクロックサイクルの範囲内で100オームに最高の抵抗を見つけて、失敗させるために、SJ - BISTを許します. スケーラブルな解決策として, これは、追加のリソースを追加することなく、ユーザーの既存のテストハブに接続することができます PCBボード.