精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCBブログ

PCBブログ - IPを利用したPCBボード設計効率の向上

PCBブログ

PCBブログ - IPを利用したPCBボード設計効率の向上

IPを利用したPCBボード設計効率の向上

2022-06-01
View:492
Author:pcb

本文の重点はPCBボード設計者のIP使用と、さらにトポロジ計画とルーティングツールを使用してIPがPCBボード全体の設計を迅速に完了することをサポートする。設計エンジニアの仕事は、必要なコンポーネントを少量配置し、これらのコンポーネント間の重要な相互接続パスを計画することでIPを取得することです。IPを取得すると、残りの設計を完了することができるPCBボード設計者にIP情報を提供することができます。


設計エンジニアはIPを取得し、PCBボードデザイナーはさらにトポロジ計画とルーティングツールを使用してIPをサポートし、PCBボード全体の設計を迅速に完了します。設計エンジニアとPCBボード設計者との間の相互作用と反復プロセスを経て正しい設計意図を得る必要はなくなり、設計エンジニアはすでにこれらの情報を把握しており、結果は比較可能であり、これはPCBボード設計者に非常に役立つ。多くの設計では、設計エンジニアとPCBボードデザイナーがインタラクティブな配置と配線を実行し、双方とも貴重な時間を費やしています。インタラクションは必要ですが、時間がかかり非効率です。設計エンジニアが提供する初期計画は、手描きの図にすぎず、適切なスケールコンポーネント、バス幅、またはピンのヒントがありません。PCBボード設計者が設計に参加しているため、トポロジ計画技術を使用するエンジニアはコンポーネントのレイアウトと相互接続を得ることができますが、設計には他のコンポーネントのレイアウト、他のIOとバス構造へのアクセス、およびすべての相互接続が必要になることもあります。完成するまでです。PCBボード設計者は、トポロジ計画を採用し、レイアウトされているコンポーネントとレイアウトされていないコンポーネントと対話する必要があります。これにより、レイアウトとインタラクション計画が形成され、PCBボード設計の効率が向上します。

PCBボード

キー領域と高密度領域のレイアウトが完了し、トポロジ計画が得られるにつれて、レイアウトは最終トポロジ計画の前に完了する可能性があります。そのため、既存のレイアウトを使用する必要があるトポロジパスがあります。優先度が低いにもかかわらず、接続が必要です。したがって、平面の一部はレイアウトの後にコンポーネントの周りに作成されます。さらに、このような計画は、他の信号に必要な優先度を提供するためにより詳細な必要があるかもしれない。詳細なトポロジ計画では、このバスを計画するために、PCBボード設計者は既存の障害、レイヤーごとの設計規則、その他の重要な制約を考慮する必要があります。詳細1計画「赤」の最上位のコンポーネントピンはコンポーネントピンから引き出し、詳細2のトポロジパスに接続されています。このセクションでは、パッケージングされていない領域が使用され、レイヤのみがルーティング可能レイヤとして識別されます。設計の観点から見ると、ルーティングアルゴリズムは赤色トポロジパスのトップレベル接続を使用することが明らかになっているようです。しかし、いくつかの障害により、アルゴリズムはこの特定のバスを自動的にルーティングする前に他のレイヤをルーティングすることを選択することができます。各階層でバスが緊密なトレースに組織されるにつれて、デザイナーは詳細な「3」で第3階層への移行を計画し始め、路線全体でのバスの走行距離を考慮した。インピーダンスを格納するために必要な追加の空間のため、レイヤ3上のトポロジパスは最上階よりも広いことに注意してください。さらに、この設計は、レイヤ遷移の正確な位置(17個のビア)を指定します。トポロジパスが図3の右中部に沿って詳細「4」に入る場合、トポロジパス接続と各コンポーネントピンから多くの単比特T形接点を描画する必要がある。PCBボード設計者は、コンポーネントピンを接続するために、接続ストリームの大部分をレイヤ3に保持し、他のレイヤに浸透させることを選択します。そこで、メインハーネスからレイヤ4(ピンク)への接続を示すトポロジ領域を描画し、これらの単比特T形ノットをレイヤ2に接続し、その後、他のビアを使用してデバイスピンに接続します。トポロジパスはレイヤ3で詳細「5」に進み、アクティブデバイスに接続します。次に、これらの接続は、能動ピンから能動デバイスの下のプルダウン抵抗に行われます。設計者は別のトポロジ領域を使用して、アクティブデバイスとドロップダウン抵抗の間でコンポーネントピンを分割するレイヤ3からレイヤ1への接続を指定します。このレベルの詳細な計画は約30秒で完了しました。計画をキャプチャすると、PCBボード設計者は、すぐにルーティングするか、さらにトポロジ計画を作成し、自動ルーティングを使用してすべてのトポロジ計画を完了することを望んでいる可能性があります。計画が完了してから自動ルーティング結果まで10秒もかかりません。速度は実際には重要ではありません。実際には、デザイナーの意図を無視し、自動配線の品質が悪い場合は、完全に時間の無駄です。次の図は、自動ルーティングの結果を示しています。


トポロジルーティング

左上から、コンポーネントピンから引き出されたすべてのワイヤは、図4の「1」および「2」に示すように、設計者のレイヤ1に対する明確な意図に従い、コンパクトなバス構造に圧縮されます。レイヤ1とレイヤ3との間の遷移は、詳細な「3」で発生し、空間的に密集したビアの形態をとる。繰り返しますが、ここではインピーダンスを考慮しているので、実際の幅パスに示されるように、トレースが広く、空間が広くなっています。この17ビットは、設計者がレイヤとパスストリームに意図していることを表す4つの異なるデバイスタイプに詳細に分割され、約30秒以内にキャプチャすることができます。その後、高品質の自動ルーティングを実行できます。これには約10秒かかります。ルーティングからトポロジ計画までの抽象的なレベルを高めることで、全体的な相互接続時間を大幅に削減し、設計者は密度と相互接続が開始される前に設計を完了する潜在力についてよく理解しています。例えば、ルーティングが設計のこの点にとどまっている理由は何ですか。なぜ計画を続けず、後で痕跡を追加しないのでしょうか。完全なトポロジの計画を行うタイミング上記の例を考慮すると、1つの計画の抽象化は、17の個別ネットワークではなく、別の計画と一緒に使用できます。各ネットワークには多くの線分と多くの貫通穴(ECO、engineering)があります。注文を変更する際には、この概要が特に重要です。


工事変更票(ECO)

次の例では、FPGAのピン出力はまだ完了していません。設計エンジニアはこの現実をPCBボードデザイナーに伝えているが、スケジュールの都合上、FPGAピンの出力が完了するまでにできるだけ設計を進める必要がある。ピンが知られている場合、PCBボード設計者はFPGAのために空間を計画し始め、設計者が計画を完了すると同時に、他のデバイスからFPGAへのリード線も考慮する必要がある。IOは当初FPGAの右側に計画されていたが、現在はFPGAの左側に位置しており、ピン出力が当初の計画とは全く異なる結果となっている。設計者の仕事はより高い抽象レベルで行われているため、FPGAの周りですべてのトレースを移動するオーバーヘッドを除去し、トポロジパスで修正することでこれらのトレースを置き換えることで、これらの変化に適応することができます。しかし、影響を受けるのはFPGAだけではありません。これらの新しいピンは、関連機器から引き出されるリードにも影響します。フラットパッケージのリード線の経路への進入に対応するためには、経路の端を移動する必要もあります。そうしないと、歪んだトレースは高密度PCBボード上の貴重な空間を浪費することになります。これらのビットのツイストには、設計終了時に満足できない可能性があるトレースや穴のための追加のスペースが必要です。時間が迫っていれば、これらすべての路線をこのように調整することはできません。重要なのは、トポロジ計画はより高いレベルの抽象化を提供するため、これらのECOSを実現するのははるかに容易であることです。設計者の意図に基づいて設計された自動配線アルゴリズムは、品質優先度を数量優先度よりも高く設定します。品質に問題があると判断した場合、品質の悪い配線よりも接続を失敗させた方が良いと判断したのは非常に正しい理由が2つあります。まず、このような結果の悪い追跡や他の自動ルーティング操作をクリアするよりも、デッドジョインを作成するほうが簡単です。次に、設計者の意図を実現し、設計者に接続の品質を決定させる。しかし、これらの点は、障害トレースの接続が比較的簡単でローカライズされている場合にのみ有用である。1つの良い例は、ルータが100%の計画接続を実現できないことです。その点で質を犠牲にするよりも、いくつかの計画を失敗させ、つながりのない痕跡を残したほうがいい。すべてのトレースはトポロジを介して配線を計画しますが、すべてのトレースがコンポーネントピンに通じるわけではありません。これにより、デッドジョイン用のスペースが確保され、比較的容易なジョインが提供されます。


トポロジー計画はデジタル信号を伴うPCB設計プロセスを伴うツールであり、設計エンジニアは使いやすいが、特定の空間、レイヤー、接続フロー機能もあり、複雑な計画の考慮に使用できる。PCBボード設計者は、設計当初または設計エンジニアが知的財産権を取得した後にトポロジー計画ツールを使用することができます。これは、誰がこの柔軟なツールを使用して簡単に設計環境に適応するかによって異なります。トポロジルータは、設計者の計画や意図に従うだけで、高品質なルーティング結果を提供します。ECOSに面すると、トポロジ計画は単一の接続よりも迅速に動作し、それによりトポロジルータはECOSをより迅速に採用でき、PCBボード上で迅速な結果を提供する。