PCBブログ - 統合システムPCBボード設計の新技術

現在、ほとんどの電子PCBボード設計は統合システムレベルの設計であり、プロジェクト全体にハードウェア設計とソフトウェア開発が含まれている。この技術的特徴は電子エンジニアに新たな挑戦をもたらした。まず、どのように初期設計段階でシステムのハードウェアとソフトウェアの機能を合理的に区分し、有効な機能構造の枠組みを形成し、冗長な循環過程を回避するか、第二に、高性能で信頼性の高いPCBボードを短時間で設計する方法。ソフトウェアの開発はハードウェアの実現に大きく依存しているため、機械全体の設計を通じてこそ、設計サイクルをより効果的に短縮することができる。本文は新技術背景におけるシステムボードレベル設計の新特徴と新戦略を検討した。周知のように、電子技術の発展は日進月歩であるが、このような変化の根源は主にチップ技術の進歩である。半導体プロセスはますます物理的限界に近づき、現在では深サブミクロンレベルに達し、超大規模回路はチップ開発の主流となっている。このプロセスと規模の変化は、電子業界全体に多くの新しい電子設計のボトルネックをもたらした。ボードレベルのデザインも大きな影響を受けています。1つの明らかな変化は、チップパッケージのタイプが非常に豊富であること、第二に、高密度リードパッケージと小型化パッケージは、MCM技術などの製品全体の小型化を実現するためのファッションとなっている。また、チップ動作周波数の向上により、システムの動作周波数の向上が可能になる。これらの変化は、プレートレベルの設計に多くの問題と課題をもたらすことは避けられない。まず、高密度ピンとピンのサイズの物理的制限がますます大きくなっているため、配線速度が低い、第2に、システムクロック周波数、タイミング、信号完全性の問題の増加、より良いツールを使用して複雑で高性能な設計を完成させます。

高速デジタル回路の設計（すなわち、高クロック周波数と高速エッジ）が主流になっている。製品の小型化と高性能は、同じ回路基板上のハイブリッド信号設計技術（すなわち、デジタル、アナログ、RFハイブリッド設計）による分布効果の問題に直面しなければならない。設計の難易度が高くなると、従来の設計プロセスや設計方法、PC上のCADツールが現在の技術的課題に対応することが難しくなります。そのため、EDAソフトウェアツールプラットフォームのUNIXからNTプラットフォームへの移行は業界公認の傾向となっている。一般的に、信号の相互接続遅延がエッジ信号反転閾値時間の20%より大きい場合、ボード上の信号線は伝送線効果を示す、つまり、接続はもはや純粋な線性能の集中パラメータではない。逆に、分布パラメータ効果を示し、この設計は高速設計である。高速デジタルシステム設計では、設計者は寄生効果によるエラー反転と信号歪み、すなわちタイミングと信号完全性の問題を解決しなければならない。現在、これも高速回路設計者が解決しなければならないボトルネック問題である。従来の高速回路設計では、電気規則設定と物理規則設定が分離されていることがわかります。これにより、電気的要件を満たす物理配線戦略を計画するために、エンジニアは初期設計段階で詳細なフロントエンド（論理設定物理実装）分析に多大な労力を費やす必要があるという欠点があります。高速効果は複雑な課題であり、簡単に配線長と平行線を制御することで必要な効果を実現することはできない。デザイナーは必ずこのような苦境に直面するだろう。ダミーコンポーネントを持つ物理規則は、実際の配線では適用されず、実用的な価値があるように規則を繰り返し変更する必要があります。ルーティングが完了したら、事後検証ツールを使用して解析することができます。しかし、問題が見つかった場合、エンジニアは設計フェーズに戻り、構造または規則の調整を行う必要があります。これは循環冗長プロセスです。これは製品の発売時期に影響を与えることは避けられない。設計においていくつかまたは数十個の重要なワイヤネットワークしかない場合、物理規則駆動方法は設計タスクをうまく遂行することができる、しかし、設計に数百、数千のワイヤネットワークがある場合、物理規則駆動方法は基礎となる。設計タスクを完了できません。電子技術の発展には、設計が直面するボトルネック問題を解決するための新しい方法と新しいツールが必要です。高速設計が物理規則によって駆動される欠点を解決するために、3年前、高速デジタル回路設計EDAツールの研究開発に従事している業界の有識者がリアルタイム電気規則駆動物理配置の概念を提案した。改革を行った。

相互接続統合はリアルタイム電気規則駆動方法の典型的な用語である。すなわち、物理レイアウトと配線過程において、相互接続合成器は電気規則制約に基づいてリアルタイムに分析を行い、設計者の要求を満たす配線戦略を抽出し、設計を通過させる。この方法は相互接続統合によって電気要求と物理実現を結合し、物理規則駆動方法におけるトラップを根本的に除去する。ツールにノイズコンストレイントとタイミングコンストレイント規則を入力します。タイミング制約を満たすようにレイアウトを制御する、信号完全性の事前最適化を実行する、ボードレベルの統合により、重要なネットワークが電気的要件を満たすことを確保する。パブリックネットワークのルーティングを完了する、最適化。電気規則駆動の方法により、レイアウトを設計する前に効率的に品質を評価し、信号歪みを検出し、整合ネットワークトポロジと適切な端子整合構造と抵抗値を決定することができる。レイアウトと配線が完了したら、ポスト検証ができ、ソフトウェアオシロスコープで波形を直感的に検出することができます。この時点で発見されたタイミングと歪みの問題に対して、ルーティング統合最適化関数を使用して解決することができます。

ハイブリッド信号設計ソリューション

小型化されたデザインがファッションになるにつれ、消費者は高性能で低価格な製品を必要とする。市場競争に適応するために、メーカーは研究開発者に最短時間で異なるタイプと機能構成の高性能、低コスト製品を開発するよう求めている。製品、市場を占領する。これはデザイナーに多くの新しいデザインへの挑戦をもたらした。例えば、同一基板上にデジタルモードハイブリッド技術、さらには無線周波数技術を用いて、小型化設計と製品機能の向上を実現する。世界を風靡した携帯電話が典型的な例だ。業界にも対応するソリューションがあります。設計チーム、並列設計、派生、設計再利用は典型的な戦略です。

従来のシリアル設計

つまり、電子エンジニアはすべてのフロントエンド回路設計を完了した後、物理ボードレベルのデザイナーに渡してバックエンド実装を完了する。設計サイクルは回路設計とボードレベル設計時間の合計である。小型化された新しいパラレル設計が主流の設計理念となり、ハイブリッド技術が広く採用されるようになってから、シリアル設計方法は少し時代遅れになった。デルは設計方法を革新し、タイムリーな市場ニーズに対応するために強力なEDAツールを使用してデザイナーの設計を支援しなければなりません。周知のように、私たち一人一人がすべての分野に足を踏み入れることはできませんし、短時間ですべての仕事を迅速に完成することもできません。設計チームの概念はこのような背景の下で提案され、広く応用されている。現在、多くの企業が設計チームの手法を用いて共同製品開発を行っている。つまり、設計の複雑さと機能モジュールの違いによって、設計全体は異なる機能ブロックに分割され、異なる設計開発者は論理回路とPCBボードの設計を並行して行う、そしてトップダウン設計では、各BLOCKブロックの最終設計結果を「デバイス」方式で変換し、完全な回路基板設計を統合する。この方法をPCBボード設計再使用と呼ぶ。この方法により、設計期間を大幅に短縮することができ、設計時間は大量の時間を必要とするBLOCKブロックの設計時間とバックエンドインタフェース接続処理時間の総和にすぎないことがわかります。

派生技術

さまざまなレベルのユーザーのニーズに対応するために、民生製品に専念するメーカーは、市場を占領するために異なる機能とレベルを持つ製品を開発する必要があることが多い。従来、さまざまな機能を持つ製品開発では、さまざまな設計プロセスを使用してそれぞれを実現することがよくありました。つまり、さまざまな設計データを使用してさまざまな機能ボードを生産して製品を実現することです。欠点はコストが増加し、設計サイクルが延長されるとともに、製品の人為的な信頼性のない要素が増加することである。多くのメーカーは現在、同じ設計プロセスデータを使用して異なる機能シリーズの製品を派生することでコストを削減し、PCBボードの品質を向上させる派生技術を使用して上記の問題を解決しています。