精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCBブログ

PCBブログ - 高速ディジタルPCBボード設計のための信号完全性解決について

PCBブログ

PCBブログ - 高速ディジタルPCBボード設計のための信号完全性解決について

高速ディジタルPCBボード設計のための信号完全性解決について

2022-08-23
View:190
Author:ipcb

集積回路の出力スイッチング速度の増加と PCBボード, 信号の完全性は高速デジタルにおいて重要な課題の一つとなっている PCBデザイン. コンポーネントとパラメータ PCBボード とコンポーネントのレイアウト PCBボード , 高速信号線と他の要因の配線は、信号完全性問題を引き起こします.
PCBレイアウトについて, 信号完全性は、信号タイミングまたは電圧に影響しないボードレイアウトを提供することを必要とする, 一方、回路ルーティング, 信号完全性は終了コンポーネントを提供する必要がある, 配置戦略, ルーティング情報. 高信号速度 PCB, 終了コンポーネントの誤った配置, 高速信号の不適切な配線は信号完全性問題を引き起こす。異常に働くか、全く働かない回路. 設計プロセスにおける信号の完全性の要因を十分に考慮し、効果的な制御策を講じることは P今日のCBデザイン産業.

1. シグナル完全性問題

信号完全性Issuesgood良いシグナル完全性は、シグナルが必要なときに正しいタイミングおよび電圧レベル値に応答することを意味する。逆に, 信号の整合性問題は、信号が適切に応答しない場合に発生する. 信号完全性問題は信号歪みを引き起こすかまたは直接に導くことができる, タイミングエラー, 不正確なデータ, アドレスと制御線, とシステムの誤動作, システムクラッシュも. 要因の組合せに起因する. ICのスイッチング速度, 終了コンポーネントの誤った配置, または高速信号の不正なルーティングは、すべて信号の整合性の問題を引き起こす可能性があります. 主な信号の整合性の問題が含まれます, 反射, 同期スイッチングノイズ, 振動, グラウンドバウンス, クロストークなど。

2. シグナル完全性の定義

信号完全性は、回路の正しいタイミングと電圧に応答する信号の能力を意味する。信号が損傷しない状態である. 信号線の信号の質を示す.

2.1 遅延

遅延は、信号がPCB 100のワイヤ上で制限速度で送信されることを意味するボード。信号は送信者から受信機に送られる, との間の伝送遅延があります. 信号の遅延はシステムのタイミングに影響する, そして、伝播遅延は主にワイヤの長さおよびワイヤのまわりの媒体の誘電率に依存する. 高速デジタルシステムにおいて, 信号伝送線の長さは、クロックパルスの位相差に影響する直接的な因子である. クロックパルスの位相差は、同時に発生する2つのクロック信号を指す, そして、彼らが受信端に到着する時間は、同期しません. クロックパルス位相差は信号エッジの到来の予測可能性を減少させる. クロックパルス位相差が大きすぎる場合, 受信端で誤った信号が生成される. 図1に示すように, 伝送線路遅延は、クロックパルス周期の重要な部分となっている.

2.2 反射

反射は副伝送路上のエコーである。信号遅延時間(遅延)が信号遷移時間(遷移時間)よりも大きい場合、信号線は伝送線路として使用しなければならない. 伝送線路の特性インピーダンスが負荷インピーダンスに一致しない場合,信号電力(電圧または電流)の一部は、ラインに伝送され、負荷に達する。しかし、一部は反映されます. 負荷インピーダンスが本来のインピーダンスより小さい場合, 反射は負。そうでなければ、反射は正. 痕跡幾何学の変化, 不正なワイヤ終端, コネクタの透過, そして、パワープレーン不連続はすべてこのような反射を引き起こすことができます.

2.3 SSN
PCB上の多くのデジタル信号が同期的に切り換えられるとき(例えばCPUのデータバス)。アドレスバスなど。電力線および接地線のインピーダンスにより, 同期スイッチングノイズが発生する, 地面は地面に弾む. ノイズ (グラウンドバウンス). SSNと地面バウンスの強さも、私に依存します/集積回路の特性, 電力供給層のインピーダンスと PCB, そして、高速デバイスのレイアウトとルーティング PCB.

2.4 クロストーク

クロストークは、2つの信号線の間の結合である。そして、信号線間の相互インダクタンスおよび相互キャパシタンスは、線上のノイズを引き起こす. 容量結合は結合電流を誘導する, 誘導結合は結合電圧を誘導する. クロストークノイズは信号線間の電磁結合に起因する, 信号系統と配電系統間, バイア間. クロストークは偽クロックを引き起こす, 間欠データエラー, etc., 隣接信号の伝送品質に影響する. 事実上, 我々は完全にクロス巻線を排除する必要はありません, システムが耐える範囲内で制御される限り. パラメータ PCBレイヤー, 信号線間の距離, 駆動端と受信端の電気的特性, そして、ベースライン終了メソッドは、漏話に対する確かな影響を持ちます.

2.5オーバーシュートとアンダーシュート

オーバーシュートは設定電圧を超えるピーク値または谷値である。立ち上がりエッジ, 電圧, 立ち下がりエッジ, 電圧. アンダーシュートは、次の谷またはピークが設定電圧を超えるときです. 過度のオーバーシュートは、保護ダイオードを作動させる, 早急に失敗させること.過度のアンダーシュートは、偽のクロックまたはデータエラーを引き起こす可能性があります。


2.6 リンギングと丸め

振動は繰り返しオーバーシュートとアンダーシュートである。信号の発振は、ライン上の遷移のインダクタンスおよびキャパシタンスに起因する発振である, それは下減衰状態に属する, 周辺振動は過減衰状態に属する. 振動とサラウンド振動, 反射のように, 多くの要因に起因する, そして、適切な終了によって, 完全に除去できない.

2.7 グラウンドバウンスノイズとリターンノイズ

回路に大きな電流サージがあるとき、それは、地面面バウンス雑音を引き起こします. 例えば, 多数のチップの出力が同時にオンにされるとき, 大きな過渡電流がチップと基板の電力面を流れる, そして、チップ・パッケージおよび電源は、プレーンのインダクタンスおよび抵抗に電源ノイズを引き起こす, これは、電圧変動と真の接地面(OV)の変化を引き起こす。これは他のコンポーネントの振る舞いに影響を及ぼす. 負荷容量の増加, 負荷抵抗の減少, 接地インダクタンスの増加, そして、スイッチングデバイスの数の増加は、すべて、グランドバウンスの増加につながる. グランドプレーン(電源と地面を含む)の分割のために, 例えば, グランドプレーンはデジタルグラウンドに分割される, アナロググラウンド, シールドグラウンド, etc., デジタル信号がアナロググラウンド領域に行くとき, グランドプレーンリターンノイズが発生します. 同様に, パワープレーンは、2に分割されるかもしれません.5 V, 3.3 V, 5 Vなど. したがって, マルチ電圧 PCBデザイン, 地面に対するバウンスノイズと戻りノイズは、特に注意を要する.

3. シグナル完全性解決

信号完全性問題は一つの要因によって引き起こされない。しかし、ボードレベルのデザインの要因の組み合わせに起因する. 主な信号の整合性の問題は、反射を含む, リンギング, グラウンドバウンス、クロストーク, etc. 主にクロストークと反射を導入する.

3.1 クロストーク解析

クロストークは、信号が伝送線路上を伝搬するときの電磁結合による隣接する伝送線路上の望ましくない電圧ノイズ干渉を指す。過度のクロストークが回路の誤トリガを引き起こす, システムが正しく動作しない結果. クロストークの大きさは線間隔に反比例するので, それは線の平行長に比例する. クロストークは回路負荷で変化する. 同じトポロジーと配線のために, 負荷が大きい, クロストークが大きい. クロストークは信号周波数に比例する. デジタル回路, 信号のエッジ変化はクロストークに影響する. エッジが速くなる, クロストークが大きい.

上記の特性によるクロストーク,ロストークを減らすために以下の方法に要約することができます:
1) 可能ならば信号エッジの遷移速度を減らします。デバイスの選択, 設計仕様を満たしながら、遅いデバイスを選択してみてください, そして、異なる種類の信号を混ぜるのを避ける, 高速に変化する信号は、変化する信号を遅くする潜在的な漏話危険性を有する.
2) 容量結合と誘導結合により発生する漏話は干渉線の負荷インピーダンスの増加と共に増加する。したがって、負荷を低減することにより、結合干渉の影響を低減することができる.
3) 配線条件が許せば、隣接した伝送線間の平行長を減らすか、または発生することができる容量結合ワイヤ間の距離を増加させようとする,3 W原理(トレース間の距離は3つのトレース幅で3回、または2つのトレース間の距離は1つのトレースの幅の2倍より大きくなければなりません)を使用するような。より効果的な方法は、導線を接地線12に分離することである.
4)隣接する信号線間に接地線を挿入することにより、容量性クロストークも効果的に低減することができる。この接地線は1層毎に接地層に接続する必要がある/4波長.
5)誘導結合を抑制することは困難である。ループの数をできるだけ少なくする必要がある, ループ面積を減らす, そして、信号ループのためにワイヤーの同じセクションを共有するのを避けてください.
6) 隣接した層の信号層跡は垂直であるべきです。また、レイヤ間のクロストークを低減するために、並列トレースをできるだけ避ける必要がある.
7)表層は1つの基準層だけを有する。表面層配線の結合は中間層のそれよりも強い. したがって, クロストークに対してより敏感である信号は、可能な限り内側の層に配置されるべきである.
8) 終了時、伝送線路及び端子インピーダンスの遠端及び近端は伝送線路と整合する, クロストークと反射干渉を大幅に低減できる.

3.2 反射解析

信号が伝送線路上を伝搬するとき、インピーダンス変化がある限り, 反射が起こる. 反射問題を解決する主な方法は、端子インピーダンス整合を行うことである.

1)典型的な送電線終端戦略

高速ディジタルシステム, 伝送線路上のインピーダンス不整合は信号反射を引き起こす. 反射を低減および除去する方法は、伝送線路の特性インピーダンスに従って送信端または受信端部における端子インピーダンス整合を行うことである, ソース反射係数または負荷反射係数はOである.伝送線路の長さは以下のような条件を満たし、終端技術を用いるべきである。公式で, Lは伝送線路の長さであるTRはソース信号の立ち上がり時間であるTPDは伝送線路の単位長さ当たりの負荷伝達遅延である. 伝送線路の終端には通常、2つのストラテジーが採用される。負荷インピーダンスと伝送線路のインピーダンスとを整合させる, それで, 並列終了そして、伝送線路のインピーダンスとソースインピーダンスとを一致させること, それで, シリアル終了.
2) Pアラアレル終端
Pアラアレル終端は、主に端子のインピーダンス整合を達成するために、プルアップまたはプルダウンインピーダンスを可能な限り負荷端に近づけるように接続する.
3)シリアル終了

直列終端は、可能な限りソースの近くに直列に伝送線に抵抗器を挿入することによって達成される。シリアル終端は信号源のインピーダンスに一致することである. 挿入された直列抵抗と駆動源の出力インピーダンスとの抵抗は、送電線インピーダンスより大きいか、または等しい. この戦略は、ソース端部(反射端が高インピーダンスを入力し、エネルギーを吸収しない)で反射係数を作ることで負荷から反射された信号を抑制し、ソース端から負荷端まで反射する。

3.2.2異なる異なるテクノロジー プロセスデバイス
インピーダンス整合および終了の技術的解決は、回路内の相互接続長および論理デバイスのシリーズによって変化する。特定の状況に対する正しい適切な終了方法を使用するだけで、信号反射を効果的に減少させることができる. 一般的に言えば, CMOSプロセス駆動源のために, その出力インピーダンス値は比較的安定しており、伝送線路10のインピーダンス値に近い, したがって、CMOSデバイス用のシリアル終端技術を使用すると、より良い結果が得られるTTLプロセス駆動源が出力ハイインピーダンスである間、論理ハイおよび低レベルを出力するときに、出力インピーダンスは異なる. この時に, 並列のthevenin終了計画を使用することは、より良い戦略ですECLデバイスは一般に出力インピーダンスが非常に低い, したがって、ECL回路の受信端でプルダウン終端抵抗を使用してエネルギーを吸収するのは、ECL回路である. ユニバーサル終端技術. もちろん, 上記の方法は同じではない. 特定回路の違い, ネットワークトポロジーの選択, そして、受信端の負荷の数は、終了戦略に影響を及ぼすことができるすべての要因である. したがって, 高速回路における回路終端方式の実装, 特定の状況を考慮する必要がある. 最良終端効果を得るための適切な終端スキームを選択する.

4. 信号完全性解析とモデリング

合理的な回路モデリングとシミュレーションは、信号完全性に対する一般的な解決策である。高速回路設計, シミュレーション解析は、その優位性をますます示している. それは、正確で直感的なデザイン結果をデザイナーに提供します, 問題の早期発見とタイムリーな修正に便利である, それによって設計時間を短縮し、設計コストを削減する. つの一般的に使用されるモデルPアイスモデル, アイビスモデル, Verilog‐モデル. SPICEは強力な汎用アナログ回路シミュレータである. それは、2つの部分から成ります:モデル方程式とモデル Pアーマー. モデル方程式が提供されるので, 年代PICEモデルはシミュレータのアルゴリズムと密接に関連付けられる, そして、より良い分析効率と分析結果を得ることができますIBISモデルは、1990年代のデジタル信号完全性のために特別に使用されます PCBボード レベルとシステムレベル. 解析モデル. それは私の形式を使用します/VとV/ディジタル集積回路の特性を記述するためのT表I/ユニットとピン. IBISモデルの解析は、主にデータ点の数と1のデータの度合いに依存する/VとV/Tテーブル. sに比べてPアイスモデル, IBISモデルは計算的に小さい. それを保証する PCBボード 良い信号完全性, 様々な影響要因を統合する必要がある, 合理的レイアウトと配線, 製品性能を向上させるために。