PCB科技 - 用於隔離開關PCB板佈局設計的電源

A好的 PCB電路板 設計優化了效率, 緩解熱應力, 並最大限度地减少了記錄道和組件之間的雜訊和影響. 這一切都源於設計師對電源中電流傳導路徑和訊號流的理解. 當原型電源板首次通電時, 它不僅僅是功能性的, 而且安靜低熱. 然而, 這很罕見. 開關電源的一個常見問題是“不穩定”的開關波形. 有時, 波形抖動在聲學範圍內, 磁性元件會產生可聽見的譟音. 如果問題出在印刷電路板的佈局上, 很難找出原因. 因此, 在開關電源設計的早期階段，正確的PCB佈局是非常關鍵的. 電源設計人員需要充分瞭解科技細節, 以及最終產品的功能要求. 因此, 從電路板設計項目一開始, 電源設計人員應在關鍵電源佈局上與PCB佈局設計人員密切合作. 良好的佈局設計可以優化功率效率並緩解熱應力； 更重要的是, 它最大限度地减少了雜訊和跟踪組件的相互作用. 為了實現這些目標, 設計者必須瞭解開關電源內的電流傳導路徑和訊號流. 實現非隔離開關電源的正確佈局設計, 記住這些設計元素很重要.

Floorplan
For an embedded dc/大容量直流電源 印刷電路板, 獲得電壓調節, 負載瞬態回應, 系統效率要求將電源輸出放在靠近負載設備的位置, 最小化PCB軌跡上的互連阻抗和傳導壓降 . 確保良好的氣流以限制熱應力； 如果強制空氣冷卻可用, 將電源靠近風扇. 另外, 電感器和電解電容器等大型無源元件不得阻擋通過功率MOSFET或PWM控制器等薄型表面安裝電晶體元件的氣流. 防止開關雜訊干擾系統中的類比信號, 儘量避免在電源下放置敏感訊號線； 否則, 需要在電源層和小訊號層之間放置一個內部接地層以進行遮罩. 關鍵是規劃電源的位置, 以及電路板空間要求, 在系統的早期設計和規劃階段. 有時，設計者忽略了這一建議，而將注意力集中在大型系統板上更“重要”或“令人興奮”的電路上. 電源管理被視為事後考慮, 在電路板上放置過多空間的電源不利於高效可靠的電源設計. 對於多層板, 一個好方法是放置直流接地或直流輸入/高電流功率元件層和敏感小訊號跟踪層之間的輸出電壓層. 接地平面或直流電壓平面提供交流接地，以遮罩小訊號軌跡，使其免受雜訊功率軌跡和功率元件的影響. 作為一般規則, 多層PCB的接地層和直流電壓平面均不應分開. 如果這種分離不可避免, 應儘量減少這些層上的記錄道數量和長度, 軌跡應與高電流方向相同，以將影響降至最低.

Power stage layout
The switching power supply circuit can be divided into two parts: power stage circuit and small signal control circuit. 功率級電路包含承載高電流的部件, 通常先放置這些組件, 然後在佈局中的特定點放置小訊號控制電路. 高電流軌跡應短而寬，以最小化PCB電感, 反對, 和電壓降. 這方面對於具有高di的記錄道尤其重要/dt脈衝電流. 高頻去耦電容器CHF應為0的陶瓷電容器.1uf～10uf, X5R或X7R電介質, which has extremely low ESL (effective series inductance) and ESR (equivalent series resistance). Larger capacitive dielectrics (like Y5V) may have large drops in capacitance value at different voltages and temperatures, 囙此不是CHF資料. 這個問題可以通過在每個通道的輸入端添加兩個1霧高頻陶瓷電容器來解决. 電容器隔離了每個通道的熱回路區域，使其更易於使用. 即使負載電流高達30A，開關波形也穩定.

高DV/DT switch area
This junction is rich in high frequency noise components and is a powerful source of EMI noise. 最小化開關結和其他雜訊敏感跡線之間的耦合電容, 您可能希望使SW銅線區域盡可能小. 然而, 為了傳導大電感電流並為功率MOSFET提供散熱面積, SW節點的PCB面積不應太小. 通常建議在開關接頭下方放置接地銅箔區域，以提供額外的遮罩. 如果設計中沒有表面安裝功率MOSFET和電感器的散熱器, 銅箔區域必須有足够的散熱面積. For DC voltage junctions (such as input/output voltage and power ground), 使銅箔面積盡可能大是合理的. 多通孔有助於進一步降低熱應力. 確定高dv的合適銅面積/dt開關結需要在最小化dv之間保持設計平衡/dt相關雜訊，並提供良好的MOSFET散熱.

Power pad form
For decoupling capacitors, 正極和負極過孔應盡可能靠近，以减少PCB的ESL. 這對於低ESL電容器特別有效. 小價值, 低ESR電容器通常更昂貴, 不正確的焊盤圖案和不良的痕迹會降低其效能並新增總體成本. 一般來說, 合理的焊盤形式可以降低PCB雜訊, 降低熱阻, 最大限度地减少高電流元件的軌跡阻抗和壓降. 在佈置大電流功率元件時，一個常見的誤解是不正確使用散熱片. 不必要地使用熱風墊會新增功率元件之間的互連阻抗, 導致更大的功率損耗，並降低小型ESR電容器的去耦效應. 如果在佈局期間使用過孔傳導大電流, 確保它們有足够的數量來减少阻抗. 而且, 不要對這些通孔使用熱風墊.

Control circuit layout
Keep control circuits away from noisy switch copper areas. 對於降壓轉換器, 最好將控制電路靠近VOUT++, 而對於升壓轉換器, 控制電路應靠近VIN++, 允許功率跟踪傳輸連續電流. 如果空間允許, keep a small distance (0.5 inch to 1 inch) between the control IC and the power MOSFETs and inductors (both high noise and high thermal components). 如果空間緊張，您不得不將控制器靠近功率MOSFET和電感器, 必須特別注意用接地層或接地線將控制電路與電源部件隔離. The control circuit should have a separate signal (analog) ground from the power stage ground. If there are separate SGND (signal ground) and PGND (power ground) pins on the controller IC, 它們應單獨佈線. 對於具有集成MOSFET驅動器的控制IC, 小訊號部分的IC引脚應使用SGND. 訊號接地和電源接地之間只需要一個連接點. 一種合理的方法是將訊號接地返回到電源平面上的一個乾淨點. 只需在控制器IC下連接兩條接地線路即可實現兩個接地. Figure 12 (omitted) shows the recommended LTC3855 power-to-ground isolation method. 在本例中, IC有一個裸露的接地墊. 該焊盤應焊接到PCB上，以最小化電阻和熱阻. 應在接地墊區域放置多個過孔. 控制IC的去耦電容器應靠近其各自的引脚. 最小化連接阻抗, 將去耦電容器直接放置在引脚上是一個好主意, 不通過過孔. As shown in Figure 12 (omitted), 應靠近去耦電容器放置的LTC3855引脚是電流檢測引脚++/感覺-, 補償引脚ITH, 訊號接地SGND, 迴響分壓器引脚FB, 和IC VCC電壓引脚引脚INTVCC, 和電源接地引脚PGND.

Loop Area and Crosstalk
Two or more adjacent conductors can create capacitive coupling. 高dv/一個導體上的dt通過寄生電容耦合出另一個導體上的電流. 减少從功率級到控制電路的耦合雜訊, 使嘈雜的開關軌跡遠離敏感的小訊號軌跡. 如果可能的話, 在敏感記錄道的不同層上路由高雜訊記錄道, 並將內部接地平面用作雜訊遮罩. 如果空間允許, the control IC should be kept a small distance (0.5 inches to 1 inch) from the power MOSFET and the inductor, 既嘈雜又發熱. 路由閘門驅動訊號時, 使用short, 寬軌跡有助於最小化柵極驅動路徑中的阻抗. 將高場效應管驅動器跡線TG和SW放置在適當的回路區域，以最小化電感和高dv/dt雜訊. 同樣地, 低場效應管驅動器跡線BG應放置在靠近PGND跡線的位置. 如果將PGND平面放置在BG記錄道下方, 低場效應管的交流接地回路電流將自動耦合到靠近BG軌跡的路徑中. 交流電流將流向回路/它找到的阻抗. 在這一點上, 低柵極驅動器不需要單獨的PGND返回軌跡. 解決方案是最小化柵極驅動軌跡通過的層數, 這可以防止柵極雜訊傳播到其他層. 所有小訊號記錄道, 電流感應軌跡對雜訊敏感. 電流檢測訊號的幅值通常小於100mV, 這與雜訊的振幅相當. 以LTC3855為例, 感覺++/Sense- traces should be placed in parallel with spacing (Kelvin detection) to minimize the chance of picking up di/dt相關雜訊. 而且, 電流檢測軌跡的濾波電阻器和電容器應盡可能靠近IC引脚. 當有雜訊注入長傳感線時，這種結構的濾波效果.

Choice of trace width
Current levels and noise susceptibility are the same for specific controller pins, 囙此，必須為不同的訊號選擇特定的軌跡寬度. 通常, 小訊號網絡可以更窄, 使用10mil～15mil寬的記錄道. High-current networks (gate drive, VCC, and PGND) should use short, 廣泛的痕迹. 建議這些網絡的記錄道寬度至少為20mil PCB板.