L'actualité PCB - FAQ sur l'efficacité du système dans la conception de PCB

Problème 1: ce CPU avec une fréquence de 100m ne peut gérer que 70%, ce qui est correct si vous passez à un CPU avec une fréquence de 200m.

Remarque: la capacité de traitement du système implique plusieurs facteurs. Dans le secteur des communications, les goulots d'étranglement sont généralement en mémoire. Peu importe la vitesse du CPU, il est vain que l'accès externe ne démarre pas.

Problème 2: si le CPU utilise un cache plus grand, il devrait être plus rapide

Commentaire: l'augmentation de cache n'entraîne pas nécessairement une amélioration des performances du système. Dans certains cas, il est plus rapide de désactiver cache que de l’utiliser. La raison en est que les données transférées à cache doivent être réutilisées plusieurs fois pour améliorer l'efficacité du système. Ainsi, dans un système de communication, seule l'instruction cache est normalement ouverte. Même si la donnée cache est ouverte, elle est limitée à une partie de l'espace de stockage, par example une partie de la pile. Dans le même temps, la conception du programme doit également tenir compte de la capacité et de la taille des blocs de cache, ce qui implique la longueur et la plage de sauts des corps de boucle de code clés. Si un cycle est un peu plus grand que cache et que le cycle est répété, ce sera douloureux.

Question 3: est - ce que tant de tâches utilisent des interruptions ou des requêtes? Ou faut - il interrompre plus rapidement?

Commentaire: les interruptions sont en temps réel, mais pas nécessairement rapides. S'il y a trop de tâches interrompues, cette tâche ne sort pas, puis vient l'une après l'autre et le système se bloque pendant un certain temps. Si le nombre de tâches est important mais très fréquent, une grande quantité d'énergie CPU est dépensée en frais généraux à l'intérieur et à l'extérieur des interruptions et le système est extrêmement inefficace. L'efficacité peut être grandement améliorée si vous passez en mode requête, mais les requêtes ne peuvent parfois pas répondre aux exigences de temps réel, de sorte que la meilleure façon de le faire est de faire une requête dans l'interruption, c'est - à - dire après avoir entré dans l'interruption, toutes les tâches accumulées sont traitées, puis abandonnées.

Problème 4: le calendrier de l'interface mémoire est la configuration par défaut d'usine sans modification

Remarque: les valeurs par défaut des paramètres BSP pour les interfaces mémoire sont toutes définies en fonction des paramètres les plus conservateurs. Dans les applications pratiques, la fréquence de fonctionnement et le temps d'attente des autobus devraient être combinés avec des paramètres permettant un déploiement rationnel. Parfois, réduire la fréquence peut améliorer l'efficacité. Par example, lorsque la période d'accès RAM est de 70 NS et que la fréquence du bus est de 40 m, on fixe un temps d'accès de 3 cycles, soit 75 ns; Si la fréquence du bus est de 50m, elle doit être réglée sur 4 cycles et le temps d'accès réel est tombé à 80ns.

Problème 5: si un CPU ne peut pas gérer, utilisez simplement deux traitements distribués et la puissance de traitement peut être doublée

Commentaire: pour le déménagement de briques, deux personnes devraient être deux fois plus efficaces qu'une seule; Pour la peinture, une personne supplémentaire ne peut que vous aider. Ce n'est qu'après une meilleure compréhension de votre entreprise que vous pouvez déterminer combien de CPU vous souhaitez utiliser. Minimisez les coûts de coordination entre les deux CPU pour que 1 + 1 soit le plus proche possible de 2 et jamais inférieur à 1.

Problème 6: ce CPU dispose d'un module DMA et l'utiliser pour déplacer les données doit être plus rapide

Remarque: le vrai DMA consiste à démarrer les deux appareils en même temps après que le matériel ait préempté le bus et à les lire d'ici et de là en un seul cycle. Cependant, de nombreux DMA intégrés dans le CPU ne sont que des simulations. Il y a beaucoup de travail préparatoire à faire avant de démarrer chaque DMA (définir l'adresse et la longueur de démarrage, etc.). Pendant le transfert, la mémoire temporaire dans la puce est généralement lue avant d'être écrite. C'est - à - dire qu'il faut deux cycles d'horloge pour déplacer les données à la fois, ce qui est plus rapide que le logiciel (pas d'extraction d'instructions, pas de travail supplémentaire comme les sauts cycliques), mais il reste encore beaucoup de travail préparatoire à faire si vous ne déplacez que quelques octets à la fois. En général, cela implique également des appels de fonction, qui ne sont pas valides. Un tel DMA ne convient donc qu'aux gros blocs de données.

Ce qui précède est une introduction à l'évaluation et à l'analyse des questions fréquemment posées sur l'efficacité du système dans la conception de PCB. IPCB est également disponible pour les fabricants de PCB et la technologie de fabrication de PCB.