Technologie PCB - Améliorer les règles de conception des circuits pour améliorer la testabilité

Avec la miniaturisation croissante, les technologies de composants et de câblage ont également beaucoup évolué, telles que les circuits intégrés miniatures hautement intégrés encapsulés dans des boîtiers BGA et la réduction de l'espacement d'isolation entre les conducteurs à 0,5 mm. Ce ne sont que deux exemples. La conception du câblage des composants électroniques a un impact croissant sur le bon déroulement des tests dans les processus de production futurs. Voici quelques règles importantes et conseils pratiques.

Le respect de certaines réglementations (conception de testabilité DFT) permet de réduire considérablement les coûts de préparation et de mise en œuvre des tests de production. Ces dispositions ont été élaborées au fil des ans. Bien sûr, si de nouvelles techniques de production et de composants sont adoptées, elles doivent être étendues et adaptées en conséquence. Au fur et à mesure que les produits électroniques deviennent de plus en plus petits, deux problèmes particulièrement évidents se posent: le premier est qu'il y a de moins en moins de noeuds de circuit qui peuvent être contactés; L'autre est une méthode telle que le test de circuit. L'application est limitée. Pour résoudre ces problèmes, des mesures appropriées peuvent être prises sur la disposition du circuit, avec de nouvelles méthodes de test et des solutions d'adaptateur innovantes. La solution au deuxième problème consiste également à confier des tâches supplémentaires au système de test, initialement utilisé comme processus autonome. Ces tâches consistent à programmer des composants de mémoire via un système de test ou à réaliser des auto - tests de composants intégrés (Built - in Self - test, BIST, built - in Self - test). Le transfert de ces étapes au système de test crée encore plus de valeur ajoutée dans l'ensemble. Pour que la mise en œuvre de ces mesures se déroule sans heurts, il convient d'en tenir compte au stade de la recherche et du développement du produit.

1. Qu'est - ce que la testabilité

La signification de la testabilité peut être comprise comme suit: un ingénieur de test peut utiliser la méthode la plus simple pour détecter les caractéristiques d'un composant et voir s'il peut répondre aux fonctions attendues. En termes simples:

Quelle est la simplicité de la méthode pour tester si un produit est conforme aux spécifications techniques?

À quelle vitesse ai - je écrit le programme de test?

Dans quelle mesure la défaillance du produit est - elle complète?

Quelle est la simplicité de la méthode pour accéder aux points de test?

Pour obtenir une bonne testabilité, il est important de tenir compte des réglementations de conception mécanique et électrique. Bien sûr, il y a un certain prix à payer pour atteindre une testabilité optimale, mais pour l'ensemble du processus, il a une gamme d'avantages, il est donc une condition préalable importante à la production réussie d'un produit.

2. Pourquoi développer une technologie conviviale pour les tests

Dans le passé, si un produit ne pouvait pas être testé au point de test précédent, le problème ne serait transféré qu'au point de test. Si un défaut du produit ne peut être détecté lors d'un test de production, l'identification et le diagnostic du défaut seront simplement transférés aux tests fonctionnels et systématiques.

Au lieu de cela, les gens d'aujourd'hui essaient de détecter les défauts le plus tôt possible. L'avantage n'est pas seulement le faible coût, mais surtout le fait que les produits d'aujourd'hui sont si complexes que certains défauts de fabrication peuvent ne pas être détectés du tout lors des tests fonctionnels. Par exemple, certains composants nécessitant un logiciel préinstallé ou une programmation présentent un tel problème. (comme flash ou ISP: périphérique Programmable dans le système). La programmation de ces composants doit être planifiée au cours de la phase de développement et le système de test doit également maîtriser cette programmation.

Il faut un peu d'argent pour tester une conception de circuit conviviale, cependant, il faut plus d'argent pour tester une conception de circuit difficile. Le test lui - même a un coût et le coût du test augmente avec le nombre de niveaux de test; Des tests en ligne aux tests fonctionnels et aux tests de systèmes, les tests sont de plus en plus coûteux. Si vous sautez l'un de ces tests, le coût sera plus élevé. La règle générale est que le facteur d'augmentation pour chaque coût supplémentaire de test de niveau 1 est de 10 fois. En testant une conception de circuit conviviale, les pannes peuvent être détectées tôt, ce qui compense rapidement les fonds dépensés pour tester une conception de circuit conviviale.

3. Comment la documentation affecte la testabilité

Ce n'est qu'en exploitant pleinement les données complètes dans le développement des composants que l'on peut compiler un programme de test capable de détecter complètement les défaillances. Dans de nombreux cas, une coopération étroite entre les départements de développement et de test est nécessaire. La documentation a un impact incontestable sur la compréhension des fonctions des composants par les ingénieurs de test et sur la formulation des stratégies de test.

Pour éviter les problèmes dus à un manque de documentation et à une mauvaise compréhension des fonctions des composants, les fabricants de systèmes de test peuvent s'appuyer sur des outils logiciels générant automatiquement des modes de test selon un principe aléatoire ou sur des comparaisons non vectorielles. Une méthode non vectorielle ne peut être considérée que comme une. Un expédient.

La documentation complète avant le test comprend des listes de pièces, des données de conception de circuit (principalement des données CAO) et des informations détaillées sur les fonctions des composants de service (telles que des fiches techniques). Ce n'est qu'avec toutes les informations qu'il est possible de compiler des vecteurs de test, de définir des modes de défaillance de composants ou d'effectuer certains pré - réglages.

Certaines données mécaniques sont également importantes, telles que les données nécessaires pour vérifier si les composants sont bien soudés et s'ils sont positionnés. Enfin, pour les composants programmables tels que flash, PLD, FPGA, etc., s'ils ne sont pas programmés lors de la dernière installation, ils doivent être programmés sur le système de test et connaître également les données de programmation respectives. Les données de programmation du périphérique Flash doivent être intactes. Si la puce flash contient 16 Mbit de données, elle devrait pouvoir utiliser 16 Mbit, ce qui évite les malentendus et évite les conflits d'adresses. C'est par example le cas si l'on utilise une mémoire de 4 m bits pour fournir seulement 300 K bits de données au composant. Bien sûr, les données doivent être préparées dans des formats standard populaires, tels que Hex d'Intel ou la structure d'enregistrement s de Motorola. La plupart des systèmes de test, à condition de pouvoir programmer des composants flash ou ISP, peuvent interpréter ces formats. Beaucoup des informations mentionnées ci - dessus, dont beaucoup sont également nécessaires à la fabrication des composants. Bien sûr, il devrait y avoir une distinction claire entre la fabricabilité et la testabilité, car il s’agit d’un concept complètement différent qui constitue une prémisse différente.

4. Bonnes conditions de contact mécanique pour la testabilité

Même les circuits qui sont très testables en électricité peuvent être difficiles à tester si les règles de base de la mécanique ne sont pas prises en compte. De nombreux facteurs peuvent limiter la testabilité électrique. Si le point de test n'est pas suffisant ou trop petit, l'adaptateur de lit de sonde aura du mal à atteindre chaque noeud du circuit. Si l'erreur de position et l'erreur de taille du point d'essai sont excessives, le problème de la mauvaise répétabilité de l'essai se pose. Lors de l'utilisation d'un adaptateur de table de sonde, il convient de prêter attention à une série de recommandations concernant la taille et le positionnement des trous de serrage et des points d'essai.

5. Pré - requis électriques pour une testabilité optimale

Les conditions préalables électriques sont tout aussi importantes que les conditions de contact mécanique pour une bonne testabilité, et les deux sont essentielles. Impossible de tester le circuit de grille. La raison peut être que le terminal d'entrée de démarrage ne peut pas être contacté via le point de test, ou que le terminal d'entrée de démarrage est dans un boîtier et n'est pas accessible de l'extérieur. En principe, les deux conditions ne sont pas bonnes. Rendre le test impossible. Lors de la conception d'un circuit électrique, il est important de noter que tous les composants à tester par des méthodes de test en ligne doivent disposer d'un mécanisme permettant d'isoler électriquement chaque composant. Ce mécanisme peut être mis en oeuvre en inhibant les bornes d'entrée, ce qui permet de contrôler les bornes de sortie du composant à l'état statique haute ohmique.

Bien que presque tous les systèmes de test puissent amener l'état d'un nœud dans n'importe quel état de manière rétroactive, il est préférable de préparer une entrée interdite pour le nœud concerné. Tout d'abord, mettez le noeud dans un état ohmique élevé. Ensuite, ajoutez "doucement" le niveau correspondant.

De même, le générateur de battement est toujours déconnecté directement de la face arrière de l'oscillateur par l'intermédiaire d'un cordon de démarrage, d'un circuit de grille ou d'un pont enfichable. La Borne d'entrée de démarrage ne doit pas être connectée directement au circuit, mais par l'intermédiaire d'une résistance de 100 ohms. Chaque composant doit avoir sa propre broche de démarrage, de Réinitialisation ou de contrôle. Il faut éviter que les bornes d'entrée de démarrage de nombreux composants partagent une résistance et soient connectées au circuit. Cette règle s'applique également aux composants ASIC, qui devraient également avoir une broche à travers laquelle la sortie peut atteindre un état ohmique élevé. Si les composants peuvent être réinitialisés lorsque la tension de fonctionnement est activée, la Réinitialisation du démarrage du testeur est également très utile. Dans ce cas, le composant peut simplement être placé dans l'état prescrit avant le test.

Les broches des composants inutilisés doivent également être accessibles, car l'absence de court - circuit dans ces endroits peut également entraîner une défaillance du composant. En outre, les circuits de grille inutilisés sont fréquemment utilisés pour des améliorations de conception à l'avenir, et ils peuvent être modifiés en circuits. Par conséquent, il est également important de le tester dès le départ pour assurer la fiabilité de ses pièces.

6. Amélioration de la testabilité

Recommandations pour améliorer la testabilité lors de l'utilisation de l'adaptateur de lit de sonde

Presser les trous

Configuration diagonale

Précision de positionnement de ± 0.05mm (± 2mil)

Précision de diamètre de ± 0076 / - 0mm (+ 3 / - 0mil)

Précision de positionnement de ± 0,05 mm (± 2 Mil) par rapport au point d'essai

Distance du bord de l'élément d'au moins 3 mm

Aucun contact pénétrant

Points d'essai

Aussi carré que possible

Le diamètre du point d'essai est d'au moins 0,88 mm (35 mil)

Précision dimensionnelle du point de mesure de ± 0076 mm (± 3 Mil)

Précision de l'espacement entre les points d'essai de ± 0076 mm (± 3 Mil)

L'espacement des points d'essai doit être de 2,5 mm autant que possible

étamé, la surface d'extrémité peut être soudée directement

Au moins 3 mm du bord du composant

Tous les points d'essai doivent, dans la mesure du possible, être situés à l'arrière de la plaque d'insertion.

Les points d'essai doivent être répartis uniformément sur la plaque d'insertion

Au moins un point de test par nœud (canal 100%)

Les circuits de porte de secours ou inutilisés ont des points de test

Plusieurs points de test externes de l'alimentation sont distribués à différents endroits

Logo des composants

Texte du logo dans la même direction

Identification claire du modèle, de la version, du numéro de série et du Code à barres

Le nom du composant doit être clairement visible et doit être marqué aussi directement que possible à côté du composant

7. À propos de la mémoire flash et d'autres composants programmables

Le temps de programmation d'une mémoire flash est parfois très long (jusqu'à 1 minute pour une grande mémoire ou un groupe de mémoire). Par conséquent, le pilotage inverse des autres composants n'est pas autorisé à ce stade, sinon la mémoire flash pourrait être endommagée. Pour éviter cela, tous les composants de la ligne de commande connectée au bus d'adresses doivent être à l'état ohmique haut. De même, le bus de données doit pouvoir être mis en quarantaine pour s'assurer que la mémoire flash est vide et peut être programmée pour l'étape suivante.

Les composants programmables dans le système (ISP) ont certaines exigences, telles que les produits de sociétés telles que alterA, Xilinx et latuce, ainsi que d'autres exigences spéciales. Outre les conditions préalables mécaniques et électriques à la testabilité, la possibilité de programmer et de valider les données doit être garantie. Pour les composants altera et Xilinx, le format de vecteur série (Serial Vector format svf) est utilisé, qui est récemment devenu un standard de l'industrie. De nombreux systèmes de test peuvent programmer ces composants et utiliser les données d'entrée au format vectoriel série (svf) pour tester les générateurs de signaux. Ces composants sont programmés via la touche Boundary Scan kette JTAG, ainsi que dans une gamme de formats de données. Lors de la collecte des données de programmation, il est important de prendre en compte toutes les chaînes d'éléments du circuit, plutôt que de simplement restaurer les données aux éléments à programmer.

Lors de la programmation, le générateur de signaux de test automatique prend en compte toute la chaîne de composants et connecte les autres composants au modèle de contournement. Au lieu de cela, Lattice a besoin de données au format jedec et est programmé en parallèle via des bornes d'entrée et de sortie couramment utilisées. Après la programmation, les données sont également utilisées pour vérifier le fonctionnement du composant. Les données fournies par le Département de développement doivent être aussi pratiques que possible pour l'application directe du système d'essai ou peuvent être appliquées par une simple transformation.

8. Ce que le balayage de frontière devrait remarquer (JTAG)

Les composants basés sur une grille fine de composants complexes ne fournissent que quelques points de test accessibles aux ingénieurs de test. Il est encore possible d'améliorer la testabilité à ce stade. Pour ce faire, le balayage des limites et la technologie d'auto - test intégrée peuvent être utilisés pour réduire le temps d'achèvement des tests et améliorer l'efficacité des tests.

Pour les ingénieurs de développement et les ingénieurs de test, une stratégie de test basée sur la numérisation des limites et une technologie d'auto - test intégrée augmentera certainement les coûts. Les ingénieurs de développement doivent utiliser le composant Boundary Scan (norme IEEE - 1149.1) dans le circuit et essayer de rendre accessibles les broches de test spécifiques correspondantes (telles que Test data input TDI, Test Data Output tdo, test Clock Frequency) - TCK et Test Mode Select - TMS et GGF. Test de Réinitialisation). Les ingénieurs de test développent des modèles de Boundary Scan pour les composants (BSDL Boundary Scan Description Language). À ce stade, il doit savoir quelles fonctions et instructions Boundary Scan sont prises en charge par le composant concerné. Le test Boundary Scan peut diagnostiquer un court - circuit et un circuit ouvert au niveau du fil. En outre, si l'Ingénieur de développement l'a déjà spécifié, un test automatique du composant peut être déclenché par la commande Boundary Scan "runbist". Surtout quand il y a beaucoup d'ASIC et d'autres composants complexes dans le circuit qui n'ont pas le modèle habituel de test. Avec le composant Boundary Scan, le coût de développement d'un modèle de test peut être considérablement réduit.

Le temps et les coûts sont réduits différemment pour chaque composant. Pour un circuit avec IC, si une découverte de 100% est nécessaire, il faut environ 400 000 vecteurs de test. En utilisant Boundary Scan, le nombre de vecteurs de test peut être réduit à des centaines pour le même taux de détection de défauts. La méthode de Boundary Scan présente donc un avantage particulier en l'absence de modèle de test ou de limitation des noeuds du circuit de contact. L'utilisation ou non du Boundary Scan dépend de l'augmentation des coûts de développement, d'utilisation et de fabrication. Boundary Scan doit répondre à des exigences telles que le temps de détection des défauts, le temps de test, le temps d'entrée sur le marché et le coût de l'adaptateur.