PCBニュース - PCB校正の特性インピーダンスに対する注意

PCB校正の特性インピーダンスに対する注意

良好な積層構造は、インピーダンスを効果的に制御することができ、その配線は、容易に理解し、予測可能な伝送線路構造を形成することができる。オンサイトソリューションツールはこのような問題をうまく扱うことができます。

しかし, つ以上の信号が一緒に積み重ねられるとき, これは必ずしもそうではない, そして、理由は微妙です. 目標インピーダンス値は、デバイス100のプロセス技術に依存する. 高速CMOS技術は、一般に、約70アンペアに達することができる高速TTLデバイスは、一般的に約80～100. インピーダンス値は通常、耐ノイズ性及び信号スイッチングに大きな影響を与えるので, インピーダンスを選ぶとき、非常に注意する必要があります製品マニュアルは、この上でガイダンスを与えるべきです.
オンサイト解決ツールの初期結果は2種類の問題に遭遇するかもしれない. 一つ目は、制限された視野の問題です. フィールド解決ツールは、近くの跡の影響を分析するだけです, そして、インピーダンスに影響を及ぼす他の層の非平行トレースを考慮しない. オンサイトソリューションツールは、配線前の詳細を知ることができません, それで, トレース幅の割り当て, しかし、上記のペア配置方法は、この問題を最小にすることができる.
パーシャルパワープレーンの影響に言及する価値がある. 外側 回路基板 配線後に接地された銅線で混雑することが多い, EMIと平衡めっきの抑制に有益である. 外側の層に対してそのような措置しかとらないなら, 本明細書で推奨される積層構造は、特性インピーダンスに非常に小さな影響を及ぼす.
多数の隣接する信号層を用いる効果は非常に重要である. いくつかのオンサイトソリューションツール銅箔の存在を見つけることができない, それは印刷ラインと全体の層をチェックすることができるので, したがってインピーダンス解析結果は正しくない. 隣接する層に金属がある場合, それは、より信頼できない接地層のように振る舞う. インピーダンスが低すぎるなら, 瞬時電流は大きい, 実用的で敏感なEMI問題.
インピーダンス解析ツールの故障のもう一つの理由は分布キャパシタである. These analysis tools generally cannot reflect the influence of pins and vias (this influence is usually analyzed with a simulator). この効果は重要である, 特にバックプレーンで. The reason is very simple:

The characteristic impedance of PCB proofing can usually be calculated by the following formula: √L/C
Among them, LおよびCは、単位長さ当たりのインダクタンスおよびキャパシタンスである.
ピンが均等に配置されるならば, 追加容量は計算結果に大きく影響する. The formula will become:
√L/(C+C')
C'is the pin capacitance per unit length.
コネクタがバックプレーンのように直線で接続されるならば, 第1及び最後のピンを除く全ラインキャパシタンス及び全ピンキャパシタンスを使用することができる. このように, 実効インピーダンスは低減される, そして、80度から8 - 8度まで低下するかもしれない. 実効値を得るために, the original impedance value needs to be divided by:
√(1+C'/C)
This calculation is very important for component selection.
シミュレーションを遅らせるとき, the capacitance of the component and the package (and sometimes the inductance should also be included) should be considered. つの問題が注目されるべきである. ファースト, シミュレータは、正確に分散コンデンサをシミュレートすることができない第二に, 不完全層と非平行トレースに対する異なる生産条件の影響に注意を払う. 多くのオンサイトソリューションツールは、完全なパワーまたはグラウンドプレーンなしでスタック配布を分析できません. しかし, 信号層に隣接する接地層がある場合, 計算された遅延はかなり悪い, コンデンサのような, 最大の遅延があります両面板が両方の層に多くのグランドワイヤーとVCC銅箔を持っているならば, この事態はさらに深刻だ. プロセスが自動化されていない場合, これらのことをCADシステムで設定することは、非常に厄介です.
PCB proofing EMC
There are many factors affecting EMC, その多くは通常分析されない. たとえ分析されても, デザインが完成した後にしばしば, どちらも遅い. The following are some factors that affect EMC:
The slots in the power plane constitute a quarter-wavelength antenna. 金属容器に設置溝が必要な場合, 代わりに穿孔方法を使用すべきである.
誘導成分. 私はかつて設計ルールに従ってシミュレーションをしたデザイナーに出会った, しかし、彼の 回路基板 まだ放射線信号が多い. 理由は、変圧器を形成するために、上部層に互いに平行に配置された2つのインダクタがあることである.
不完全地盤の影響, 内側層の低インピーダンスは、外側層14に大きな過渡電流をもたらす.
これらの問題のほとんどは防御設計を採用することで回避できる. まず第一に, 正しいスタック構造と配線戦略を行う必要があります, 良いスタートができるように.

以上がPCB校正の特性インピーダンス. IPCBも提供されて PCBメーカー and PCB製造 テクノロジー