精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCBブログ
電磁両立性多層PCBボード配線設計
PCBブログ
電磁両立性多層PCBボード配線設計

電磁両立性多層PCBボード配線設計

2022-02-25
View:117
Author:pcb

プリント回路基板,it is very important to consider the electromagnetic compatibility (EMC) design in the circuit design stage. 例として12層板を取る, レイヤリング法, 配線規則, グランドとパワーラインレイアウト, と電磁両立性. 電磁両立性は新興総合科目である, 電磁干渉と干渉防止問題を主に研究する. 電磁的適合性は、特定電磁環境レベル, 電子機器やシステムの性能指数は、電磁干渉により低下しない, そして、それら自身によって生成される電磁放射線は、制限された限界レベルより大きくない, これは他のシステムの正常な動作には影響しない. そして、装置と装置の間の非干渉の目的を達成するために, システムとシステム, 共通で信頼できる仕事. Electromagnetic interference (EMI) is caused by the electromagnetic interference source transferring energy to the sensitive system through the coupling path. それは、3つの基本的な形を含みます:ワイヤーとコモングラウンドによる伝導, 宇宙放射線または近接場結合. 回路設計が正しくてもプリント回路基板が正しく設計されていないとしても, 電子機器の信頼性に悪影響を及ぼす. したがって, プリント回路基板の電磁両立性を保証することは、システム全体設計の鍵である. 本稿では主に電磁両立性について論じる. 多層膜の設計における技術とその応用 プリント回路基板.

プリント回路基板

The PCBボード 電子部品における回路部品とデバイスのサポート. それは、回路構成要素と装置の間の電気接続を提供します, そして、様々な電子デバイスの基本的なコンポーネントです. 現代, 電子機器には大規模で大規模な集積回路が広く用いられている, そして、部品の実装密度 プリント回路基板 高くなっている, そして、信号の伝送速度は、速くなって、より速くなっています. EMCの問題もますます顕著になっている. PCBボードs are divided into single-sided (single-layer boards), double-sided (double-layer boards) and multi-layer boards. 低側および中密度配線回路及び低集積回路のために、一般的に片面及び両面ボードが使用される, 多層基板は高密度集積回路と高密度集積回路を用いる. 電磁両立性の観点から, 片面及び両面回路は高速回路には適していない, そして、片面及び両面配線は高性能回路の要求を満たすことができない, そして、多層配線回路の開発は、上記の問題を解決する可能性を提供する. アプリケーションがますます普及している.

1. Characteristics of multi-layer wiring
The PCBボード 多層構造を有する有機および無機誘電材料からなる. 層間の接続は、ビア12を通じて達成される, そして、層間の電気信号伝導は、金属材料でビアをめっきまたは充填することによって達成することができる. The reason why multi-layer wiring is widely used has the following characteristics:
(1) There are special power supply layer and ground wire layer inside the multi-layer board. 電源層は、干渉を減らすために雑音ループとして使うことができる同時に, 電源層はまた、共通インピーダンス結合干渉を除去するために、システムの全ての信号にループを提供する. 電源ラインのインピーダンスを低減する, それによって、共通インピーダンス干渉を低減する.
(2) The multi-layer board adopts a special ground layer, すべての信号線のための特殊な接地線を持つ. 信号線の特性:インピーダンスは安定しており,整合が容易である, 反射に起因する波形歪みを減少させる同時に, 特殊接地線を使用する. ライン層は、信号線と接地線との間の分布キャパシタンスを増加させる, クロストークの低減,

2. ラミネートデザイン プリント回路基板
2.1の配線規則 PCBボード
多層回路基板の電磁両立性解析はKirchhoffの法則とファラデーの電磁誘導法則に基づいている. Kirchhoffの法則によると, ソースから負荷への任意の時間領域信号伝達はインピーダンス経路を持たなければならない. PCBボード複数の層を持つSが高速で使用されることが多い, 高性能システム, where multiple layers are used for direct current (DC) power or ground reference planes. これらの平面は通常、任意の境界なしで固体平面である, 力または地面として使用されるのに十分な層があるので, したがって、同じ層に異なるDC電圧をかける必要はない. この層は、それらに隣接する伝送線路上の信号に対する電流リターンパスとなる. 低インピーダンス電流リターンパスを作成することは、これらのプレーナ層のための重要なEMC目標である. 信号層は、物理的基準平面層の間に分配される, そして、それらは対称のストリップラインまたは非対称のストリップラインのどちらでもありえます. 多層基板の構造及びレイアウトを例示するための例として12層基板を取る. 階層構造はt - p - s - p - s - p - s - p - s - s - p - bです。, Tは最上位層である, 参照平面層である, sは信号層である, bは底層. 一番上の層から一番下の層まで、最初の層です, 第二層, 第12層. 上下層は、部品のパッドとして使用される, そして、信号はトレースからの直接放射を減少させるために、上部と下部の層にあまりにも長い間移動してはならない. 互換性のない信号線は互いに隔離されるべきである, 相互の干渉を避ける目的. 高周波・低周波, 大電流と小電流, デジタルおよびアナログ信号線は互換性がない. コンポーネントのレイアウト, 互換性のないコンポーネントは、印刷ボード上の異なる位置に配置する必要があります, そして、信号線のレイアウトは、まだ必要です. それらを隔離するように注意してください. 設計時, pay attention to the following 3 issues:
(1) Determine which reference plane layer will contain multiple power regions for different DC voltages. 層11上の複数のDC電圧を仮定する, これは、設計者は、層10と底部層からできるだけ遠くに高速信号を維持しなければならないことを意味する, リターン電流が層10の上の基準面を流れることができないので, そして、コンデンサを縫う必要があります, 3 rd, 5, 図7および9は、高速信号のための信号層である, それぞれ. 重要な信号のトレースは、層上のトレースチャネルの可能な数を最適化するために、できるだけ多くの方向にルーティングされるべきである. 異なる層に分配された信号トレースは互いに垂直でなければならない, これは、線路間の電気的及び磁場の結合干渉を低減することができる. 第3層と第7層は「東西」跡として設定することができる, 第5層と第9層は「東西」トレースとして設定することができる. " North South "の行を実行する. トレースがどの層に送られるかは、その宛先に到達する方向によって決まる.
(2) Layer changes when routing high-speed signals, と独立したルーティングのために使用されるどの層, 戻り電流が1つの基準平面から必要な新しい基準平面に流れることを保証するために. これは、信号ループ領域を小さくし、ループの差動モード電流放射およびコモンモード電流放射を減少させるためである. ループ放射は、電流強度及びループ面積に比例する. 事実上, 設計は、基準面を変化させるためにリターン電流を必要としない, しかし、単に基準面の一方から他方への変化. 例えば, 信号層の組み合わせを信号層対として用いることができる。層3と層5, 層5と層7, レイヤ7とレイヤー9, 配線の組み合わせを形成するために東西を許す. しかし、レイヤ3と9の組み合わせは使用しないでください, このように、層4から層8へ流れる電流を戻す必要がある. デカップリングコンデンサをビアの近くに置くことができるが, 高周波数では、コンデンサがインダクタンスおよびビアインダクタンスの存在によって無駄になる. そして、この種の配線は、信号ループの面積を増加させる, これは、現在の放射線を減少させるのに不利である.
(3) Select the DC voltage for the reference plane layer. この例では, 権力には多くの雑音がある/プロセッサ内部の信号処理の高速化による接地基準ピン. したがって, デカップリングコンデンサを使用して、プロセッサに同じDC電圧を供給することは非常に重要である, そして、できるだけ効率的にデカップリングコンデンサを使用するために. これらのコンポーネントのインダクタンスを減少させる方法は、接続トレースをできるだけ短くかつ広いものに保つことである, そして、できるだけ短く、ビアを保つ. 層2が「グラウンド」として割り当てられる、そして、レイヤー4がプロセッサ, プロセッサは、プロセッサとデカップリングコンデンサが配置されている上部層から可能な限り短くする必要があります. 基板の底層に延在する空隙剰余は、いかなる重要な電流も含み、短距離はアンテナ効果を有しない.

2.2 The 20-H Rule and the 3-W Rule
In the electromagnetic compatibility design of multi-layer PCBボードs, 多層基板のパワー層とエッジ間の距離を決定し、印刷ストリップ間の距離を解決するために2つの基本原理がある. 20 - H原理:RF電流は、通常、磁束の間の接続のためにパワープレーンのエッジに存在する. この層間の結合はエッジ効果と呼ばれる. 高速ディジタル論理とクロック信号の使用, パワープレーンは互いに相互作用する. 結合RF電流. この効果を減らすために, the physical size of the power plane should be at least 20H smaller than the physical size close to the ground plane (H is the distance between the power plane and the ground plane), そして、電源のエッジ効果は、通常約10時間で起こる. 磁束の約10 %が阻止される, あなたが磁束の98 %を達成したいならば、ブロックされます, 100 %の境界値が必要です. 20 Hルールは、パワープレーンと最寄りのグランドプレーンとの間の物理的距離を決定する, 銅の厚さを含む, プレハブ, 絶縁分離層. 20 Hを使用することにより、PCB自体の共振周波数を増加させることができる.

RFエッジ効果 PCBボードs
3-W rule: When the distance between the two printed lines is small, つの線の間に電磁クロストークが発生する, 関連する回路の誤動作. この妨害を避ける, どんな線の間の距離も3回. 線幅, それで, not less than 3W (W is the width of printed lines). 印刷ライン幅はラインインピーダンス要件に依存する, あまりに広く、配線密度に影響を及ぼします, あまりに狭く、端末に送信される信号の整合性と強度に影響を及ぼす. クロック回路の配線, 差動ペア, と私/oポートは、3 - W原則のすべての基本的なアプリケーションオブジェクトです. 3 W原理は、クロストークエネルギーが70 %だけ減衰する電磁磁束線の境界を表す. 条件がより高いならば, 98 %のクロストークエネルギー減衰を保証する電磁フラックスの境界線のような, 10 W間隔を使用しなければなりません.

2.3 Layout of the ground wire
First of all, 分散パラメータの概念を確立する, ある周波数以上, 金属ワイヤは、抵抗とインダクタンスで構成される装置とみなすべきである. したがって, 接地リードは、あるインピーダンスを有し、電気ループを構成する, 一点接地か多点接地か, それは実際のグラウンドまたはラックに低インピーダンスループを形成しなければならない. 長さ25 mmの典型的なトレースは、約15~20 nhのインダクタンスを示す, そして、分布されたキャパシタンスの存在は、グランドプレーンおよび装置ラック間の共振回路を形成する. 二番目, 接地電流が接地線に流れるとき, 伝送線路効果とアンテナ効果. 行の長さが1のとき/4波長, 高インピーダンスを示す, 接地線は実際に開いている, そして、接地線は外側に放射するアンテナとなる, そして、グランドプレートは、妨害によって、形成される高周波電流および渦電流でいっぱいである. したがって, 接地点の間に多くのループが形成される, and the diameter of these loops (or ground point spacing) should be less than 1/周波数波長20. 正しいデバイスを選ぶことは、デザインの成功のための重要な要因です, 特に論理デバイスを選ぶとき, 5 nsより長い立ち上がり時間で論理デバイスを選択してみてください, そして、回路が必要とするより速いタイミングシーケンスで論理デバイスを決して選択しないでください.

2.4 Arrangement of power cords
For multi-layer boards, 電源層接地構造は電源100に使用される. この構造の特性インピーダンスはトラック対のそれよりはるかに小さい, 1キログラム未満であることができます. この構造は、ある容量を有する, そして、各々の集積チップの隣に高周波数のデカップリングコンデンサを加える必要はない. 層コンデンサの容量が十分でない場合でも, 外部デカップリングコンデンサが必要であるとき, これは、集積チップの隣に追加すべきではない, しかし、印刷ボード上の任意の場所に追加することができます. 集積されたチップの電源ピンおよび接地ピンは、メタライズされたスルーホールを通して電源層および接地層に直接接続することができる, だから電源ループは常にそこにある. 「電流は常にインピーダンス経路をとる」という原理により, 地面の高周波リターンフローは常にトレースに続く, それをブロックするグランドギャップがない限り, だから信号ループは常にそこにある. パワー層接地構造は、単純で柔軟なレイアウトと、レール対の電源に比べて良好な電磁両立性の利点を有する.

3. Conclusion
In short, 多層の設計において PCBボードs, コンポーネントはグループ間干渉を防ぐためにグループに置かれるべきです高速結合回路は、電界結合または磁界結合を介して他の回路との干渉を避けるために適切に配置されるべきである共通接地線インピーダンス結合干渉;電源ループの面積はある範囲まで低減されるべきである, そして、異なる電源の電源ループは、磁界結合を避けるために重なってはならない不一致の信号線は、結合干渉を避けるために互いに絶縁されなければならないループ放射とコモンモード放射を低減するための小信号ループ面積 PCBボード.