精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCBブログ

PCBブログ - PCBボード設計配線Cadence

PCBブログ

PCBブログ - PCBボード設計配線Cadence

PCBボード設計配線Cadence

2022-10-09
View:210
Author:iPCB

Cadence Allegroはほぼ高速分野の実際の工業規格となっている PCBボード せっけい.

1.. 配線時に注意すべき問題 高周波PCB シグナル?

A:1.信号線インピーダンス整合;2.他の信号線との空間的分離、3.デジタル高周波信号の場合、差動回路の方が良い。

PCBボード

2、板材を敷設する際、線路が密集していると、より多くの穴が開く可能性があり、これは板材の電気性能に影響を与えるに違いない。回路基板の電気性能を向上させるにはどうすればいいですか。

A:低周波信号の場合、スルーホールは重要ではありません。高周波信号については、できるだけ貫通孔を減らすべきである。たくさんの線があれば、多層板を考えることができます。


3.回路基板に追加されたデカップリングコンデンサは多ければ多いほど良いですか?

A:デカップリングコンデンサは適切な位置に適切な値を加える必要があります。例えば、アナログデバイスの電源ポートに追加し、異なる周波数のスプリアス信号をフィルタリングするために異なる容量値を使用します。


4.良い取締役会の基準は何ですか。

答え:配置が合理的で、電源線の電源冗長性が十分で、高周波インピーダンスと低周波配線が簡単である。


5.スルーホールとブラインドホールが信号の違いにどのくらい影響しますか。応用の原則は何ですか。

A:ブラインド穴または埋め込み穴を使用することは、多層板の密度を高め、層数と板サイズを減らし、めっき貫通穴の数を大幅に減らす有効な方法である。しかし、比較すると、貫通孔は技術的に実現しやすく、コストが低いため、設計に一般的に使用されている。


6.アナログデジタルハイブリッドシステムに関わる場合、電気層を分割し、銅で接地面を覆うことを提案し、また電気層を分割し、電源端に異なる接地を接続することを提案する。しかし、信号の戻り経路は遠い。特定のアプリケーションに適切な方法を選択する方法

A:20 MHz以上の高周波信号線があり、長さと数が比較的大きい場合は、少なくとも2つのアナログ高周波信号を提供する必要があります。信号線の層、広い面積の層、信号線の層は地面に十分な貫通孔を作る必要があります。目的:

1)アナログ信号の場合、これは完全な伝送媒体とインピーダンス整合を提供する、

2)接地面はアナログ信号を他のデジタル信号から隔離する、

3)地面回路は十分に小さい。貫通孔がたくさん開いており、地面には大きな平面があるからだ。


7.回路基板では、信号入力プラグインはPCBの左側エッジに位置し、MCUは右側に位置している。では、レイアウトでは、定電圧電源チップを電源付近に置くか(電源ICは長い経路を通じてMCUに5 V出力する)、電源ICを中間の右側に置くか(電源ICのMCUへの出力5 V線は短いが、入力電源セグメント線は長いPCBを通る)?それともより良いレイアウトですか?

A:まず、信号入力プラグインとはシミュレータですか。シミュレータの場合は、アナログ部分の信号整合性にできるだけ影響を与えない電源レイアウトを推奨します。そのため、次の点を考慮する必要があります。

1)まず、定圧電源チップがクリーンで低リップルの電源であるかどうかを確認します。アナログ部の電源については、電源に対する要求が比較的高い、

2)アナログ部とMCUが同一電源であるか。高圧回路設計では、アナログ部分とデジタル部分の電源を分離することを提案し、

3)デジタル部の電源はアナログ回路への影響を最小化することを考慮する必要がある。


8.高速信号リンクの応用において、複数のASICはアナログ地とデジタル地があり、地分を使用しますか?既存のガイドラインは何ですか。どちらが効果的ですか。

A:今のところ、最終的な結論は出ていない。通常、チップガイドを参照することができます。ADIのすべてのハイブリッドチップハンドブックは、共通接地用のものもあれば、隔離用のものもある接地方式を推奨している。これはチップ設計に依存する。


9.私はいつ線の平等性を考えるべきですか。アイソメ図線の使用を検討する場合、2本の信号線の長さにはどのような違いがありますか。計算方法

答え:差分線計算の考え方:もしあなたが正弦信号を送信するならば、あなたの長さの差はその送信波長の半分に等しくて、位相の差は180度で、それではこの2つの信号は完全にオフセットします。したがって、長さの差は値です。同様に、信号線間の差はこの値より小さくなければならない。


10.どのような場合、蛇行ルートは高速走行に適していますか。欠点はない。例えば、差分布線の場合、2組の信号が直交する必要がある。

答え:応用の違いにより、蛇行配線は異なる機能を持っている:

1)コンピュータボードに蛇行配線が現れた場合、それは主にフィルタインダクタンスとインピーダンス整合の役割を果たし、回路の耐干渉能力を高めた。コンピュータボード内の蛇行配線は、主にPCI Clk、AGPCIK、IDE、DIMMなどのクロック信号に使用されます。

2)通常、フィルタインダクタンスに加えて、PCBは無線アンテナのインダクタンスコイルとしても使用できる。例えば、2.4 Gインターホンはインダクタとして使用される。

3)一部の信号の配線長は厳密に等しくなければならない。高速デジタルPCBの等線長は、各信号の遅延差を1つの範囲内に保持し、システムが同じ周期内に読み取ったデータの有効性を確保するためである(遅延差が1クロック周期を超えると、次の周期のデータが誤読される)。たとえば、INTELHUBアーキテクチャには13個のHUBLinkがあります。233 MHzの周波数を使用します。時間遅延による危険性を排除するには、それらの長さは厳密に等しくなければなりません。巻線は唯一の解決策です。一般に、遅延差は1/4クロック周期を超えないことが要求される。単位長当たりの遅延差も一定である。遅延は、線路幅、線路長、銅厚、回路基板構造に関係している。しかし、回線が長すぎると、分布容量とインダクタンスが増加し、信号品質が低下する。したがって、クロックICピンは通常端部に接続されているが、蛇行配線はインダクタとして機能しない。逆に、インダクタンスは信号立上りエッジの高調波を位相シフトさせ、信号品質の悪化を招くため、蛇行線間隔は線幅の2倍未満である必要がある。信号の立ち上がり時間が小さいほど、分布容量や分布インダクタンスの影響を受けやすい。

4) Serpentine routing acts as a LC filter with distributed parameters in some special PCBボード かいろ.