PCB新聞 - 高解析度模數轉換器的電路板佈局

高速ADC（類比/數位轉換器）是各種應用領域（如質譜儀、超聲波、雷射雷達/雷達、電信收發模組等）中的關鍵類比處理組件。 無論應用是基於時域還是頻域，都需要ADC具有最高的動態效能。 更快、更高分辯率的ADC使超聲系統具有更詳細的影像，並使通信系統具有更高的資料處理能力。

隨著14比特或更高分辯率ADC的取樣速率繼續新增到100M採樣範圍, 系統設計師必須成為時鐘設計、配電和電路板佈局方面的專家.
本文描述了系統設計中的一些關鍵問題, with particular attention to printed circuit board (PCB) ground 和 power plane wiring 科技. 現代ADC需要現代的電路板設計. 沒有精確的時鐘源或精心設計的電路板佈局, 高性能變流器將無法達到其性能指標.
單中頻外差接收機結構和先進的功率放大器線性化算灋對模數轉換器的效能提出了要求. 這樣的系統將轉換器的固有抖動效能推到1以下/2 PS. 類似地, 為了開發先進的頻譜分析儀，測試儀器工程師需要具有非常低的寬帶雜訊效能.
因此, 高速資料轉換系統中最重要的子電路是時鐘源. 這是因為時鐘訊號的定時精度將直接影響ADC的動態效能.
為了儘量減少這種影響, ADC時鐘源必須具有非常低的定時抖動或相位雜訊. 如果在選擇時鐘電路時未考慮該因素, 系統的動態效能將不好. 這與前端類比輸入電路的質量或轉換器的固有抖動效能無關. 精確的時鐘始終可以以精確的時間間隔提供邊緣轉換.
事實上, 時鐘邊緣到達不斷變化的時間間隔. 因此, 該定時的不確定性可用於通過資料轉換過程綜合評估採樣波形的信噪比.
The maximum clock jitter is determined by the following formula:
Tj(rms)=(VIN(p-p) /VINFSR)*(1/(2(N+1)*π*fin)
If the input voltage (VIN) is equal to the full scale range of the ADC (VINFSR), the jitter requirement becomes a factor of the ADC resolution (N bits) and the sampled input frequency (fin).
For a 70MHz input frequency, the total jitter requirement is:
Tj(rms)=1* (1/215π*70*106))
Tj(rms)=140fs
Since many systems distribute the reference clock through the backplane or another connection, 這會降低訊號質量, the local oscillator (VCXD with low phase noise) is usually used as the timing source of the ADC. 圖1顯示了使用NS的LMX2531時鐘合成來實現定時生成. 連接到定時發生器的LMX2531由可程式設計分頻器合成器輸出, 抖動效能低於100飛秒.

以上是對 PCB板 高解析度ADC的佈局. Ipcb is also provided to PCB製造商 and PCB製造 technology.