Elektronisches Design - Ausgabe des PCB-Designs und über Kosten

1. Entwurfsausgabe

LeiterplattenDesign Kann auf Drucker oder Ausgabe Lichtzeichnungsdatei ausgegeben werden. Der Drucker kann die Leiterplatte in Schichten drucken, was für Designer und Prüfer bequem zu überprüfen ist; Die Gerber-Datei wird dem Plattenhersteller zur Herstellung der Leiterplatte übergeben. Die Ausgabe der gerber Datei ist sehr wichtig. Es hängt mit dem Erfolg oder Misserfolg dieses Entwurfs zusammen. Im Folgenden wird auf die Dinge eingegangen, die bei der Ausgabe der Gerber-Datei beachtet werden müssen.

a. Die Schichten, die ausgegeben werden müssen, sind Verdrahtungsschichten (einschließlich oberer, unterer und mittlerer Verdrahtungsschichten), Stromschichten (einschließlich VCC-Schichten und GND-Schichten), Siebsiebschichten (einschließlich oberer Siebsiebe, unterer Siebsiebe) und Lötmaskenschichten (einschließlich oberer Lötmasken) und untere Lötmaske) und erzeugen auch eine Bohrdatei (NC-Bohrmaschine).

b. Wenn die Power Layer auf Split/Mixed eingestellt ist, wählen Sie im Dokument-Element des Dokumentfensters Dokument hinzufügen die Option Routing aus. Bevor Sie die Gerber-Datei jedes Mal ausgeben, müssen Sie die Plane Connect von Pour Manager verwenden, um Kupfer auf das PCB-Diagramm zu gießen; Wenn es auf CAM Ebene gesetzt ist, wählen Sie Ebene. Wenn Sie das Layer-Element festlegen, fügen Sie Layer25 hinzu und wählen Sie Pads und Viasc in Layer.25. Ändern Sie im Geräteeinrichtungsfenster (drücken Sie Device Setup) den Wert von Aperture auf l99.

D. Wenn Sie die Ebene jeder Ebene festlegen, wählen Sie den Board-Umriss aus.

E. Wählen Sie beim Festlegen der Ebene der Siebdruckebene nicht Teiletyp aus, sondern Kontur, Text und Linie der oberen Ebene (untere Ebene) und der Siebdruckebene.

F. Beim Einstellen der Schicht der Lötmaske bedeutet das Auswählen von Durchkontaktierungen, dass den Durchkontaktierungen keine Lötmaske hinzugefügt wird, und das Auswählen von Durchkontaktierungen bedeutet eine Lötmaske, die von der spezifischen Situation abhängt.

G. Verwenden Sie beim Generieren von Bohrdateien die Standardeinstellungen von PowerPCB und nehmen Sie keine Änderungen vor.

H. Nachdem alle Gerber-Dateien ausgegeben wurden, öffnen und drucken Sie sie mit CAM350 und überprüfen Sie sie vom Designer und Prüfer gemäß der PCB-Checkliste"

Via ist einer der wichtigsten Komponenten von Mehrschichtige Leiterplatte. Die Bohrkosten machen normalerweise 30% bis 40% der Leiterplattenherstellungskosten aus. Einfach ausgedrückt, Jedes Loch auf der Leiterplatte kann ein via aufgerufen werden. Aus der Sicht der Funktion, Durchkontaktierungen können in zwei Kategorien unterteilt werden: eine wird für elektrische Verbindungen zwischen Schichten verwendet; das andere dient zur Befestigung oder Positionierung von Vorrichtungen. Prozessbezogen, Diese Vias sind im Allgemeinen in drei Kategorien unterteilt, nämlich blinde Durchkontaktierungen, vergrabene Durchkontaktierungen und Durchkontaktierungen. Blind Vias befinden sich auf der Ober- und Unterseite der Leiterplatte und haben eine bestimmte Tiefe. Sie werden verwendet, um die Oberflächenlinie und die darunterliegende innere Linie zu verbinden. The depth of the hole usually does not exceed a certain ratio (aperture). Begrabenes Loch bezieht sich auf das Verbindungsloch in der inneren Schicht der Leiterplatte, die sich nicht auf die Oberfläche der Leiterplatte erstreckt. Die oben genannten zwei Arten von Löchern befinden sich in der inneren Schicht der Leiterplatte, und werden vor der Laminierung durch ein Durchgangslochumformverfahren vervollständigt, und mehrere innere Schichten können während der Bildung des. Der dritte Typ wird ein Durchgangsloch genannt, das die gesamte Leiterplatte durchdringt und zur internen Verschaltung oder als Positionierloch für die Bauteilmontage verwendet werden kann. Weil das Durchgangsloch einfacher im Prozess zu implementieren ist und die Kosten niedriger sind, Die meisten Leiterplatten verwenden es anstelle der anderen beiden Arten von Durchgangslöchern. Die folgenden Durchgangslöcher, sofern nicht anders angegeben, als Durchgangsbohrungen gelten.

Aus konstruktiver Sicht besteht ein Durchgang hauptsächlich aus zwei Teilen: Einer ist das Bohrloch in der Mitte und der andere ist der Pad-Bereich um den Bohrer. Die Größe dieser beiden Teile bestimmt die Größe des Durchgangs. Offensichtlich hoffen Designer bei Hochgeschwindigkeits- und High-Density-PCB-Design immer, dass je kleiner das Durchgangsloch ist, desto besser, so dass mehr Verdrahtungsraum auf der Platine gelassen werden kann. Je kleiner das Durchgangsloch, desto größer die eigene parasitäre Kapazität. Klein, besser geeignet für Hochgeschwindigkeitsstrecken. Die Verringerung der Lochgröße führt jedoch auch zu einem Kostenanstieg, und die Größe der Durchkontaktierungen kann nicht unbegrenzt reduziert werden. Sie wird durch Prozesstechnologien wie Bohren und Galvanisieren eingeschränkt: Je kleiner das Loch, desto länger dauert das Bohren. Je länger, desto einfacher ist es, von der Mittelposition abzuweichen; und wenn die Tiefe des Lochs das 6-fache des Durchmessers des gebohrten Lochs überschreitet, ist es unmöglich, sicherzustellen, dass die Lochwand gleichmäßig mit Kupfer beschichtet werden kann. Zum Beispiel beträgt die Dicke (Durchgangstiefe) einer normalen 6-Lagen-Leiterplatte etwa 50Mil, so dass der minimale Bohrdurchmesser, den Leiterplattenhersteller bereitstellen können, nur 8Mil erreichen kann.

Zweitens ist die parasitäre Kapazität des

Die Via selbst hat eine parasitäre Kapazität zum Boden. Wenn bekannt ist, dass der Durchmesser des Isolationslochs auf der Bodenschicht des Durchgangs D2 ist, der Durchmesser des Durchgangs D1 ist, die Dicke der Leiterplatte T ist und das Substratdielektrikum Changshu ε ist, dann ist die parasitäre Kapazität des Durchgangs ungefähr:

C=1.41εTD1/(D2-D1)

Der Haupteffekt der parasitären Kapazität des Durchgangslochs auf der Schaltung besteht darin, die Anstiegszeit des Signals zu verlängern und die Geschwindigkeit der Schaltung zu verringern. Zum Beispiel für eine Leiterplatte mit einer Dicke von 50Mil, wenn der Innendurchmesser 10Mil ist, ist der Paddurchmesser 20Mil. Für die Via ist der Abstand zwischen dem Pad und der geerdeten Kupferfläche 30Mil, dann können wir den ungefähren Wert der obigen Formel verwenden, um die parasitäre Kapazität der Via zu berechnen:

C=1.41x4.4x0.05x0.02/(0.032-0.020)=0.517pF, die Änderung der Anstiegszeit verursacht durch diesen Teil der Kapazität ist:

T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps. Aus diesen Werten lässt sich ablesen, dass der Effekt der Anstiegsverzögerung, die durch die parasitäre Kapazität eines einzelnen Durchgangs verursacht wird, zwar nicht offensichtlich ist, wenn das Durchgang mehrfach in der Leiterbahn zum Umschalten zwischen Schichten verwendet wird, der Designer dennoch sorgfältig überlegen sollte.

3. Parasitische Induktivität von Vias

Ebenso gibt es parasitäre Kapazitäten in Vias und parasitäre Induktivitäten. Bei der Konstruktion von Hochgeschwindigkeits-Digitalschaltungen ist der Schaden, der durch die parasitären Induktivitäten von Durchkontaktierungen verursacht wird, oft größer als der Einfluss parasitärer Kapazität. Seine parasitäre Reiheninduktivität schwächt den Beitrag des Bypass-Kondensators und schwächt die Filterwirkung des gesamten Stromsystems. Wir können die parasitäre Induktivität eines Via einfach mit folgender Formel berechnen:

L=5.08h[1n(4h/d)+1] wobei L sich auf die Induktivität des Durchgangs bezieht, h ist die Länge des Durchgangs und d ist der Durchmesser des Mittellochs. Aus der Formel ist ersichtlich, dass der Durchmesser des Durchgangs einen geringen Einfluss auf die Induktivität hat und die Länge des Durchgangs den größten Einfluss auf die Induktivität hat. Anhand des obigen Beispiels kann die Induktivität des Durchgangs wie folgt berechnet werden:

L-5.08x0.050[1n(4x0.050/0.010)+1]=1.015nH. Wenn die Anstiegszeit des Signals 1ns ist, dann ist seine äquivalente Impedanz: XL=πL/T10-90=3.19Ω. Eine solche Impedanz kann nicht mehr ignoriert werden, wenn Hochfrequenzströme passieren. Besonderes Augenmerk sollte darauf gelegt werden, dass der Bypass-Kondensator beim Verbinden der Leistungsebene und der Masseebene zwei Durchgänge durchlaufen muss, damit die parasitäre Induktivität der Durchgänge exponentiell zunimmt.

Vier, über Design in Hochgeschwindigkeits-PCB

Durch die obige Analyse der parasitären Eigenschaften von Durchkontaktierungen können wir sehen, dass im Hochgeschwindigkeits-PCB-Design scheinbar einfache Durchkontaktierungen oft große negative Auswirkungen auf das Schaltungsdesign haben. Um die negativen Auswirkungen, die durch die parasitären Effekte der Vias verursacht werden, zu reduzieren, kann im Design Folgendes getan werden:

1. Unter Berücksichtigung von Kosten und Signalqualität wählen Sie eine angemessene Größe über Größe. Zum Beispiel ist es für das 6-10-Schicht-Speichermodul PCB-Design besser, 10/20Mil (gebohrt/pad) Durchgänge zu verwenden. Für einige High-Density Small-Size-Boards kannst du auch 8/18Mil verwenden. Loch. Unter aktuellen technischen Bedingungen ist es schwierig, kleinere Durchkontaktierungen zu verwenden. Bei Strom- oder Masseverbindungen können Sie erwägen, eine größere Größe zu verwenden, um die Impedanz zu reduzieren.

2. Die beiden oben diskutierten Formeln können geschlossen werden, dass die Verwendung einer dünneren Leiterplatte vorteilhaft ist, um die beiden parasitären Parameter des Durchgangs zu reduzieren.

3. Versuchen Sie, die Schichten der Signalspuren auf der Leiterplatte nicht zu ändern, das heißt, versuchen Sie, keine unnötigen Durchkontaktierungen zu verwenden.

4. Die Strom- und Erdungsstifte sollten in der Nähe gebohrt werden. Je kürzer die Leitung zwischen der Via und dem Pin, desto besser, da sie die Induktivität erhöhen. Gleichzeitig sollten die Strom- und Masseleitungen so dick wie möglich sein, um die Impedanz zu reduzieren.

5. Platzieren Sie einige geerdete Durchkontaktierungen in der Nähe der Durchkontaktierungen des Signallagenwechsels, um die nächste Schleife für das Signal bereitzustellen. Es ist sogar möglich, eine große Anzahl weiterer Masseverbindungen auf der Leiterplatte zu platzieren. Natürlich muss das Design flexibel sein. Das zuvor besprochene Via-Modell ist der Fall, wenn es Pads auf jeder Schicht gibt. Manchmal können wir die Pads einiger Schichten reduzieren oder sogar entfernen. Besonders wenn die Dichte der Durchkontaktierungen sehr hoch ist, kann es zur Bildung einer gebrochenen Nut führen, die die Schleife in der Kupferschicht trennt. Um dieses Problem zu lösen, können wir neben der Verschiebung der Position des Durchgangs auch erwägen, das Durchgangs auf der Kupferschicht zu platzieren. Die Padgröße wird reduziert.