Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
PCB-Blog
Fehleranalyse der Schweißverbindung zwischen FPGA und Leiterplatte
PCB-Blog
Fehleranalyse der Schweißverbindung zwischen FPGA und Leiterplatte

Fehleranalyse der Schweißverbindung zwischen FPGA und Leiterplatte

2022-03-04
View:69
Author:pcb

FPGAs werden in den meisten elektronischen LeiterplatteSysteme, einschließlich vieler Handels- und Verteidigungsfelder, und die meisten FPGAs verwenden BGA-Pakete. Sobald BGA erschien, es wurde die Wahl für hohe Dichte, Hochleistungs, multifunktional und hoch I/O-Pin-Verpackung von VLSI-Chips wie CPU und Nord-Süd-Brücke. Its features are:
1. Obwohl die Zahl der I/O-Pins steigen, der Stiftabstand ist viel größer als der von QFP, thus improving the assembly yield;
2. Obwohl sein Stromverbrauch steigt, BGA kann durch das kontrollierte Kollapschipverfahren geschweißt werden, C4-Schweißen genannt, which can improve its electrothermal performance:
3. Die Dicke wird um mehr als 1 reduziert/2 im Vergleich zu QFP, und das Gewicht wird um mehr als 3 reduziert/4;
4. Die parasitären Parameter werden reduziert, die Signalübertragungsverzögerung ist gering, and the frequency of use is greatly improved;
5. Coplanar Schweißen kann für die Montage verwendet werden, with high reliability;
6. Das BGA-Paket ist immer noch das gleiche wie QFP und PGA, which occupies too much substrate area;

Leiterplatte

Solder joint failure failures frequently occur in FGPAs, in allen Arten von Handels- und Verteidigungsprodukten. Wenn das FPGA in einem BGA-Paket verpackt ist, Der FPGA ist anfällig für Lötverbindungen. Die Ursache des Schweißversagens kann nicht isoliert werden, Früherkennung ist sehr schwierig, und intermittierende Ausfälle können im Laufe der Zeit eskalieren, bis das Gerät unzuverlässige Leistung liefert oder ausfällt. Allerdings, wie oft, dieses Problem kann gelöst werden, und es ist Ridgetop-Group SJ-BIST. Im Allgemeinen, welding failure means that the welded joint breaks under certain conditions due to various factors (such as: stress, Temperatur, Material, Schweißqualität und tatsächliche Arbeitsbedingungen, etc.). Sobald die Verbindung ausfällt, Die eng miteinander verbundenen Komponenten werden teilweise getrennt, zerrissen und ausgedehnt, Beschädigung der geschweißten Struktur, Ausfallzeiten verursachen und die normale Produktion beeinträchtigen.

Welche Faktoren können dazu führen, dass eine Schweißverbindung ausfällt?
Common failure reasons:
1) Stress-related failures-for devices in operation
Usually, the defects of the Material itself (such as chemical composition inhomogeneity, local micro-cracks), heiße und kalte Risse, unvollständige Penetration, Schlackeneinschlüsse, Poren und Hinterschnitte in der Schweißnaht aus verschiedenen Gründen, etc., während des Schweißprozesses. The high residual stress in the near seam area (including the structural stress of the phase transformation of the weld and the heat affected zone), sowie die Erweichung der Struktur bei hoher Temperatur während des Schweißprozesses und die Versprödung nach dem Abkühlen, sind die Hauptursachen für Gelenkversagen, und auch zum Versagen des Gelenks beitragen. Der spröde Bruch oder die Ausdehnung des Gelenks schafft die Voraussetzungen. Die aktuelle Methode zur Vorhersage des Versagens von Schweißverbindungen ist das statistische Degradationsmodell. Allerdings, da Statistiken nur dann sinnvoll sind, wenn große Stichprobenzahlen vorhanden sind, Statistische Modelle sind bestenfalls eine Zwischenlösung. SJ-BIST von Raytor Group kann eine direkte, Echtzeit-Mittel zur Messung und Vorhersage von Versagen von Schweißverbindungen.

2) Failures related to manufacturing production
Because solder joint failures also occur during the manufacturing process. Ridegtop-Group SJ-BIST kann nicht gemountete FPGAs erkennen. Diese Fertigungsfehler haben ihre eigenen Herausforderungen bei der Erkennung. Visuelle Inspektion ist die derzeit verwendete Methode, um Fehler in einer Fertigungsumgebung zu ermitteln. Der Hauptnachteil ist die Unfähigkeit, Lötstellen zu testen und zu prüfen. Die Sichtprüfung beschränkt sich auf die Lötstellen in der äußeren Reihe des FPGA, während die Leiterplattengröße und andere oberflächenmontierbare Komponenten die Sichtbarkeit einschränken. Mit zunehmender Dichte des BGA-Pakets, die Lötballabweichung wird strenger. In feinen BGA-Paketen, Es gibt Tausende von Lötkugeln mit 1.0mm Steigung und 0.60mm Kugeldurchmesser. Unter diesen Bedingungen, unzureichende Pad-Tuning und Löten werden die Hauptursachen für Pad-Trennung und teilweisen Trennfehler. Selbst eine 100% Röntgeninspektion ist nicht garantiert, dass ein Lötstellenbruch auftritt, wenn das Lot das Pad nicht benetzt. Ein weiterer Defekt, der Lötkugeln und kapillares Eindringen in plattierte Durchgangslöcher betrifft, ist nicht leicht zu erkennen, auch bei Röntgenbildungen. Als eingebetteter Soft Core, Ridgetop-Group SJ-BIST ist wirklich geeignet für LeiterplatteFPGA-Überwachung in einer Fertigungsumgebung.
Definition of BGA package connection failure (for thermal cycling):

The industry's definition of BGA package connection failure is:
1) Peak resistance greater than 300 ohms for 200 ns or more.
2) 10 or more failure events occur 10% of the time after 1 failure event.

Types of Weld Failures:
1) Solder ball crack
Real-time failure detection of soldered connections between a working FPGA and a Leiterplatte. Im Laufe der Zeit, Schweißnähte können Risse aufgrund von Schäden durch angesammelte Belastungen entwickeln. Risse treten häufig an der Kante auf, an der das Gerät an die Leiterplatte gelötet wird. Risse können dazu führen, dass sich Lötkugeln von Teilen des BGA-Gehäuses oder der Leiterplatte trennen. Eine typische Rissstellung liegt zwischen dem BGA-Paket und den Lötkugeln, und ein weiterer typischer Riss ist zwischen dem Leiterplatte und die Lötkugeln. Anhaltende Beschädigung einer gerissenen Lötkugel kann zu einer anderen Art von Ausfall führen..
2) Solder ball breakage
Real-time failure detection of soldered connections between a working FPGA and a Leiterplatte. Sobald es einen Riss gibt, Folgebelastung kann dazu führen, dass die Lötkugel bricht. Der Bruch verursacht die Lötkugel und die Leiterplatte vollständig zu trennen, was zu einem Zustand des offenen Kreislaufs für eine lange Zeit führt, Kontamination und Oxidation der Bruchoberfläche. Das Endergebnis ist eine verschlechterte Verbindung über einen kurzen intermittierenden offenen Stromkreis bis hin zu einem längeren offenen Stromkreis.
3) Missing solder balls
Subsequent mechanical stresses that lead to cracks, und schließlich Brüche, kann auch zu einer Verschiebung der gebrochenen Lötkugeln führen. Nicht nur, dass eine fehlende Lötkugel die Verbindung des Stifts versagt, Aber eine falsch platzierte Lötkugel könnte an einer anderen Stelle stecken bleiben und einen unvorstellbaren Kurzschluss in einem anderen Stromkreis verursachen.

Elektrische Anzeichen von Lötkugel-Ausfall: Periodisches Öffnen und Schließen von Lötkugelbrüchen kann zu intermittierenden elektrischen Signalausfällen führen. Vibration, Bewegung, Temperaturänderungen, oder andere Spannungen können dazu führen, dass gebrochene Lötkugeln sich öffnen und schließen, zu intermittierenden Ausfällen elektrischer Signale. Die flexiblen Materialien, die von der Leiterplatte ab Werk auch dieses intermittierende Signal möglich machen, wie Aufbrechen und Schließen durch Vibrationsbelastung, und das unvorhersehbare Öffnen und Schließen von Lötkugeln verursacht intermittierende Signale. Diese intermittierenden Fehler sind schwer zu diagnostizieren. Darüber hinaus, das I/O-Pufferschaltung um den FPGA macht es nahezu unmöglich, den Widerstandswert des Lötnetzwerks zu messen. A device that fails in a working FPGA may pass without any fault finding (NTF) on the test bed because the solder joints are temporarily connected. Viele Benutzer finden, dass das FPGA nicht richtig funktioniert, Und aus diesem Grund funktioniert der FPGA normal, indem man P per Hand drückt.

Echtzeit-Fehlererkennung der gelöteten Verbindung zwischen FPGA und FPGA Leiterplatte Bei der Arbeit: SJ-BIST erkennt Lötstatus in Echtzeit. Derzeit, Techniken wie visuelle Inspektion, optisch, Röntgen- und Zuverlässigkeitsprüfungen in der Fertigung sind schwierig zu arbeiten, da die Reflexion elektrisch ist. Signalfehler sind weitgehend unsichtbar, wenn das Gerät nicht mit Strom versorgt wird. Durch Früherkennung drohender Ausfälle, SJ-BIST unterstützt zustandsbasierte Gerätewartung und reduziert periodische Ausfälle. Seine überlegene Empfindlichkeit und Empfindlichkeit ermöglichen es SJ-BIST, hohe Widerstände bis zu 100-Ohm innerhalb von zwei Taktzyklen ohne Fehlalarme zu erkennen und auszubrechen. Als skalierbare Lösung, Es kann an den vorhandenen Test Hub eines Benutzers angeschlossen werden, ohne zusätzliche Ressourcen hinzuzufügen.

FPGAs werden in den meisten elektronischen Systemen verwendet, einschließlich vieler Handels- und Verteidigungsfelder, und die meisten FPGAs verwenden BGA-Pakete. Sobald BGA erschien, es wurde die Wahl für hohe Dichte, Hochleistungs, multifunktional und hoch I/O-Pin-Verpackung von VLSI-Chips wie CPU und Nord-Süd-Brücke. Its features are:
1. Obwohl die Zahl der I/O-Pins steigen, der Stiftabstand ist viel größer als der von QFP, thus improving the assembly yield;
2. Obwohl sein Stromverbrauch steigt, BGA kann durch das kontrollierte Kollapschipverfahren geschweißt werden, C4-Schweißen genannt, which can improve its electrothermal performance:
3. Die Dicke wird um mehr als 1 reduziert/2 im Vergleich zu QFP, und das Gewicht wird um mehr als 3 reduziert/4;
4. Die parasitären Parameter werden reduziert, die Signalübertragungsverzögerung ist gering, and the frequency of use is greatly improved;
5. Coplanar Schweißen kann für die Montage verwendet werden, with high reliability;
6. Das BGA-Paket ist immer noch das gleiche wie QFP und PGA, which occupies too much substrate area;

Solder joint failure failures frequently occur in FGPAs, in allen Arten von Handels- und Verteidigungsprodukten. Wenn das FPGA in einem BGA-Paket verpackt ist, Der FPGA ist anfällig für Lötverbindungen. Die Ursache des Schweißversagens kann nicht isoliert werden, Früherkennung ist sehr schwierig, und intermittierende Ausfälle können im Laufe der Zeit eskalieren, bis das Gerät unzuverlässige Leistung liefert oder ausfällt. Allerdings, wie oft, dieses Problem kann gelöst werden, und es ist Ridgetop-Group SJ-BIST. Im Allgemeinen, welding failure means that the welded joint breaks under certain conditions due to various factors (such as: stress, Temperatur, material, Schweißqualität und tatsächliche Arbeitsbedingungen, etc.). Sobald die Verbindung ausfällt, Die eng miteinander verbundenen Komponenten werden teilweise getrennt, zerrissen und ausgedehnt, Beschädigung der geschweißten Struktur, Ausfallzeiten verursachen und die normale Produktion beeinträchtigen.

Welche Faktoren können dazu führen, dass eine Schweißverbindung ausfällt?
Common failure reasons:
1) Stress-related failures - for devices in operation
Usually, the defects of the material itself (such as chemical composition inhomogeneity, local micro-cracks), heiße und kalte Risse, unvollständige Penetration, Schlackeneinschlüsse, Poren und Hinterschnitte in der Schweißnaht aus verschiedenen Gründen, etc., während des Schweißprozesses. The high residual stress in the near seam area (including the structural stress of the phase transformation of the weld and the heat affected zone), sowie die Erweichung der Struktur bei hoher Temperatur während des Schweißprozesses und die Versprödung nach dem Abkühlen, sind die Hauptursachen für Gelenkversagen, und auch zum Versagen des Gelenks beitragen. Der spröde Bruch oder die Ausdehnung des Gelenks schafft die Voraussetzungen. Die aktuelle Methode zur Vorhersage des Versagens von Schweißverbindungen ist das statistische Degradationsmodell. Allerdings, da Statistiken nur dann sinnvoll sind, wenn große Stichprobenzahlen vorhanden sind, Statistische Modelle sind bestenfalls eine Zwischenlösung. SJ-BIST von Raytor Group kann eine direkte, Echtzeit-Mittel zur Messung und Vorhersage von Versagen von Schweißverbindungen.

2) Failures related to manufacturing production
Because solder joint failures also occur during the manufacturing process. Ridegtop-Group SJ-BIST kann nicht gemountete FPGAs erkennen. Diese Fertigungsfehler haben ihre eigenen Herausforderungen bei der Erkennung. Visuelle Inspektion ist die derzeit verwendete Methode, um Fehler in einer Fertigungsumgebung zu ermitteln. Der Hauptnachteil ist die Unfähigkeit, Lötstellen zu testen und zu prüfen. Die Sichtprüfung beschränkt sich auf die Lötstellen in der äußeren Reihe des FPGA, während die Leiterplattengröße und andere oberflächenmontierbare Komponenten die Sichtbarkeit einschränken. Mit zunehmender Dichte des BGA-Pakets, die Lötballabweichung wird strenger. In feinen BGA-Paketen, Es gibt Tausende von Lötkugeln mit 1.0mm Steigung und 0.60mm Kugeldurchmesser. Unter diesen Bedingungen, unzureichende Pad-Tuning und Löten werden die Hauptursachen für Pad-Trennung und teilweisen Trennfehler. Selbst eine 100% Röntgeninspektion ist nicht garantiert, dass ein Lötstellenbruch auftritt, wenn das Lot das Pad nicht benetzt. Ein weiterer Defekt, der Lötkugeln und kapillares Eindringen in plattierte Durchgangslöcher betrifft, ist nicht leicht zu erkennen, auch bei Röntgenbildungen. Als eingebetteter Soft Core, Ridgetop-Group SJ-BIST ist wirklich geeignet für LeiterplatteFPGA-Überwachung in einer Fertigungsumgebung.
Definition of BGA package connection failure (for thermal cycling):

The industry's definition of BGA package connection failure is:
1) Peak resistance greater than 300 ohms for 200 ns or more.
2) 10 or more failure events occur 10% of the time after 1 failure event.

Types of Weld Failures:
1) Solder ball crack
Real-time failure detection of soldered connections between a working FPGA and a Leiterplatte. Im Laufe der Zeit, Schweißnähte können Risse aufgrund von Schäden durch angesammelte Belastungen entwickeln. Risse treten häufig an der Kante auf, an der das Gerät an die Leiterplatte gelötet wird. Risse können dazu führen, dass sich Lötkugeln von Teilen des BGA-Gehäuses oder der Leiterplatte trennen. Eine typische Rissstellung liegt zwischen dem BGA-Paket und den Lötkugeln, und ein weiterer typischer Riss ist zwischen dem Leiterplatte und die Lötkugeln. Anhaltende Beschädigung einer gerissenen Lötkugel kann zu einer anderen Art von Ausfall führen..
2) Solder ball breakage
Real-time failure detection of soldered connections between a working FPGA and a Leiterplatte. Sobald es einen Riss gibt, Folgebelastung kann dazu führen, dass die Lötkugel bricht. Der Bruch verursacht die Lötkugel und die Leiterplatte vollständig zu trennen, was zu einem Zustand des offenen Kreislaufs für eine lange Zeit führt, Kontamination und Oxidation der Bruchoberfläche. Das Endergebnis ist eine verschlechterte Verbindung über einen kurzen intermittierenden offenen Stromkreis bis hin zu einem längeren offenen Stromkreis.
3) Missing solder balls
Subsequent mechanical stresses that lead to cracks, und schließlich Brüche, kann auch zu einer Verschiebung der gebrochenen Lötkugeln führen. Nicht nur, dass eine fehlende Lötkugel die Verbindung des Stifts versagt, Aber eine falsch platzierte Lötkugel könnte an einer anderen Stelle stecken bleiben und einen unvorstellbaren Kurzschluss in einem anderen Stromkreis verursachen.

Elektrische Anzeichen von Lötkugel-Ausfall: Periodisches Öffnen und Schließen von Lötkugelbrüchen kann zu intermittierenden elektrischen Signalausfällen führen. Vibration, Bewegung, Temperaturänderungen, oder andere Spannungen können dazu führen, dass gebrochene Lötkugeln sich öffnen und schließen, zu intermittierenden Ausfällen elektrischer Signale. Die flexiblen Materialien, die von der Leiterplatte ab Werk auch dieses intermittierende Signal möglich machen, wie Aufbrechen und Schließen durch Vibrationsbelastung, und das unvorhersehbare Öffnen und Schließen von Lötkugeln verursacht intermittierende Signale. Diese intermittierenden Fehler sind schwer zu diagnostizieren. Darüber hinaus, das I/O-Pufferschaltung um den FPGA macht es nahezu unmöglich, den Widerstandswert des Lötnetzwerks zu messen. A device that fails in a working FPGA may pass without any fault finding (NTF) on the test bed because the solder joints are temporarily connected. Viele Benutzer finden, dass das FPGA nicht richtig funktioniert, Und aus diesem Grund funktioniert der FPGA normal, indem man P per Hand drückt.

Echtzeit-Fehlererkennung der gelöteten Verbindung zwischen FPGA und FPGA Leiterplatte Bei der Arbeit: SJ-BIST erkennt Lötstatus in Echtzeit. Derzeit, Techniken wie visuelle Inspektion, optisch, Röntgen- und Zuverlässigkeitsprüfungen in der Fertigung sind schwierig zu arbeiten, da die Reflexion elektrisch ist. Signalfehler sind weitgehend unsichtbar, wenn das Gerät nicht mit Strom versorgt wird. Durch Früherkennung drohender Ausfälle, SJ-BIST unterstützt zustandsbasierte Gerätewartung und reduziert periodische Ausfälle. Seine überlegene Empfindlichkeit und Empfindlichkeit ermöglichen es SJ-BIST, hohe Widerstände bis zu 100-Ohm innerhalb von zwei Taktzyklen ohne Fehlalarme zu erkennen und auszubrechen. Als skalierbare Lösung, Es kann an den vorhandenen Test Hub eines Benutzers angeschlossen werden, ohne zusätzliche Ressourcen auf Leiterplatte.