PCB-Technologie - Verwenden Sie seriellen RapidIO-Austausch, um die Signalintegrität des Hochgeschwindigkeits-Leiterplattendesigns zu handhaben

Die signal integrity (SI) problem is becomg an Ausgabe of increasing concern for digital Hardware Designer. Als drahtlose Basisstationen, Wireless Netzwerk Controller, drahtgebundene Netzwerkinfrastruktur, und militärische Avioniksysteme haben die Bandbreite der Datenrate erhöht, Schaltung Brett Design wird immer komplexer.

Derzeit sind serielle Hochgeschwindigkeitsverbindungen zwischen Chips weit verbreitet, um die Gesamtdurchsatzleistung zu verbessern. Der Prozessor, FPGA und der digitale Signalprozessor können große Datenmengen zueinander übertragen. Darüber hinaus müssen die Daten möglicherweise von der Leiterplatte gesendet und durch die Backplane zur Schalterkarte übertragen werden, und die Schalterkarte kann die Daten zu anderen Karten im Chassis oder an anderer Stelle im "System" senden. Der Austausch, der RapidIO unterstützt, kann die Verbindung zwischen diesen verschiedenen Komponenten realisieren und wird häufig verwendet, um die Echtzeit-Bandbreitenanforderungen dieser Anwendungen zu erfüllen.

Dieser Artikel behandelt hauptsächlich die Probleme der Signalintegrität im Zusammenhang mit dem Design von Hochgeschwindigkeitsschnittstellen (die Hauptfunktion von RapidIO-Switching unterstützt diese Hochgeschwindigkeitsschnittstellen) und andere verwandte Diemen. Die Optimierung der Funktion der RapidIO-Schaltung besteht darin, eine höhere Signalintegrität in HochgeschwindigkeitsDesigns zu erreichen.

Herausforderungen beim Design von Hochgeschwindigkeitsschnittstellen

Signalqualität ist für allee Aspekte des Systems sehr wichtig. Bei seriellem RapidIO wird die Signalqualität durch die Größe des empfangenen Augendiagramms quantifiziert. Das empfangende Auge Diagramm ist eine unendlich kontinuierliche Flugbahn, in der sich die Wellenform mit der vorherigen Flugbahn wiederholt. Je größer sich das Augendiagramm öffnet, desto besser ist die Signalqualität.

Die Signalqualität kann in vielerlei Hinsicht beeinträchtigt werden: Rauschen oder andere unordentliche Signale im Signalkanal, schlechte Signalkanalverdrahtung, Leitung oder Strahlung von externen Quellen und Rauschen, das vom System selbst erzeugt wird. Die Kombination aller oben genannten Faktoren führt dazu, dass das empfangende Augendiagramm schrumpft. Zusätzlich zu Problemen auf Leiterplattenebene kann die Signalintegrität auch durch die Quelle (Sendeende) und das Ziel (Empfangsende) der Verbindung beeinträchtigt werden. Daher sollten die Quell- und Ziel-IC-Eigenschaften bei der gesamten Signalintegrität auf Systemebene berücksichtigt werden.

Überlegungen zur Gestaltung der Leiterplattenebene

Was das LeiterplattenDesign betrifft, sind gemeinsame Faktoren, die berücksichtigt werden sollten:

1. Der Leistungseingang der Leiterplatte, der Ausgang und die Verteilung des lokalen Reglers

2. Uhrenerzeugung und -verteilung

3. Entkopplung

4. PCB Grundstoffe

5. Chip-zu-Chip-Verbindung

6. Verbindung zwischen Leiterplatten und Backplane Anschluss

7. Leiterplattenstapel und Impedanzsteuerung

8. Steckverbinder, Kabel und Steckverbinder zwischen Racks

Wenn die Betriebsfrequenz höher als 300MHz ist, müssen die meisten der Design-Best Practices, die für niederfrequente LeiterplattenDesigns gelten, geändert werden. Die Faktoren, die auftreten, wenn die Wellenlänge mit der Größe der Leiterplatte vergleichbar ist, müssen berücksichtigt werden. Dies gilt nicht nur für die Wellenlänge der Grundfrequenz, sondern auch für die Fourier-Komponenten (Frequenzbereich), die die komplette Wellenform bilden.

FR4-Material kann weiterhin erfolgreich als Basismaterial für Leiterplatten verwendet werden, aber bei höheren Frequenzen muss nicht nur die Dielektrizitätskonstante des Materials berücksichtigt werden, sondern auch der Verlustfaktor. Das Design der Durchkontaktierungen ist auch sehr wichtig geworden, da die Impedanz der ungenutzten Rohrlänge (die bei niedrigeren Frequenzen einen vernachlässigbaren Effekt hat) nicht mit der Impedanz der dickeren Leiterplatte und Backplane übereinstimmt. Es ist am besten, eine Nachkonstruktionssimulation durchzuführen, um auf Verkabelungen mit weniger als idealer Signalintegrität aufmerksam zu machen und Übersprechenbereiche aufzuzeigen.

Die spezifischen Probleme der Signalintegrität auf der Leiterplatte werden durch das Vorhandensein von Hochgeschwindigkeits-Prozessorbus und Hochgeschwindigkeitsspeicherschnittstelle, Takterzeugung und Taktrauschen sowie verschiedenen Leiterplattenrauschquellen verursacht, in der Regel einschließlich: einseitiger paralleler Bus, Energieverteilung, Impedanzanpassung, Ground Bounce, Übersprechen und Takterzeugung.

Serieller RapidIO-Switch

Serial RapidIO Interconnect kann verwendet werden, um einige der oben beschriebenen Probleme der Signalintegrität zu lösen. RapidIO ist ein ausgereifter und offener Standard für die Verbindung zwischen Chips, Leiterplatten und Chassis. Es wurde von führenden Herstellern im Bereich Embedded Computing entwickelt, um die Anforderungen von Geräten in den Bereichen drahtlose Infrastruktur, Netzwerk, Speicher, Wissenschaft, Militär und Industrie zu erfüllen. Anforderungen an Zuverlässigkeit, Wirtschaftlichkeit, Leistung und Skalierbarkeit.

RapidIO ist ein Punkt-zu-Punkt-Datenpaket-Switching-Verbindungsprotokoll, das entwickelt wurde, um die Anforderungen aktueller und zukünftiger Embedded-Anwendungen zu erfüllen. Die RapidIO Physical Layer 1x/4x Link Serial Spezifikation kann die Physical Layer Media Anforderungen von Geräten erfüllen, die elektronische serielle Verbindungen verwenden. Diese Spezifikation definiert eine serielle physikalische Schichtschnittstelle (Verbindung) zwischen Geräten, die unidirektionale Differenzsignalisierung verwenden. Für Anwendungen, die eine höhere Verbindungsleistung erfordern, können darüber hinaus vier serielle Verbindungen kombiniert werden. Es definiert auch das Protokoll für Linkverwaltung und Datenpaketübertragung über die Verbindung.

Die Architektur des RapidIO-Systems besteht aus Endpunktkomponenten und einer Switching-Struktur, die die Endpunkte verbindet. Stellen Sie sich den Endpunkt als Ausgangspunkt im Postsystem vor, und den Switch als die Post, die das Paket abfängt und an das Ziel sendet. Die RapidIO-Interconnect-Architektur ist entsprechend der Spezifikation in eine Layered-Architektur unterteilt, die eine logische Schicht, eine gemeinsame Transportschicht und eine physikalische Schicht umfasst. Die physikalische Schicht des RapidIO Protokolls wird durch den Chip Serializer-Deserializer (SerDes) verarbeitet. Die Eigenschaften von SerDes haben einen bestimmten Einfluss auf die Signalintegritätsprobleme, mit denen HardwareDesigner beim Entwurf von Leiterplatten konfrontiert sind. Viele andere Aspekte des SchalterDesigns beeinflussen auch die Signalintegrität.

Die Eigenschaften der RapidIO-Schaltung vereinfachen das LeiterplattenDesign und erreichen eine hohe Signalintegrität

Uhrenerzeugung

Für den Initiator muss der sRIO-Schalter über ein rauschfreies Taktsignal verfügen, das einen geringen Jitter erzielt. Das niedrige Jittersignal hat im Grunde die Eigenschaften von geringem Phasenrauschen. Wenn das Eingangstaktsignal erhöht wird, um ein höheres Frequenzausgangssignal zu erreichen, muss die Chipschaltung optimiert werden, um das kleinste Phasenrauschen zu erzeugen. Die seriellen RapidIO-Switches Tsi57x von Tundra erzeugen Ausgangssignale bis zu 3,125Ghz mit 125MHz- und 155MHz-Takten mit integrierter rauscharmer Verstärkung PLL. Viele Produkte verwenden unabhängige Schaltungen, um die oben genannten Funktionen zu erreichen, so dass sie keinen niedrigen Jitter wie Tundra Schaltchips erreichen können. Die Klarheit des Ausgangssignals ist nicht so gut wie bei Tundra-Schaltchips, was es für das LeiterplattenDesign schwierig macht, andere oben diskutierte Probleme mit der Signalintegrität auf Leiterplattenebene zu tolerieren.

Programmierbare Übertragungsvorbetonung und Empfängerausgleich

In der Design der Hochgeschwindigkeit SchaltungBretter, since the signal is transmitted from der Chip to the chip through the Schaltung Brett oder durch die Backplane, Signaldämpfung muss berücksichtigt werden. Kurz gesagt, Das tatsächliche Signal nimmt an Stärke ab, wenn es den Endpunkt erreicht, und Phasenverschiebung auftreten kann. Allgemein, in allen Medien, Hochfrequenzschwingungen haben einen größeren Anteil an Niederfrequenzschwingungen. Die Verstärkung des Gesamtsignals reicht nicht aus, weil es den Geräuschboden vergrößert und das Phasenverschiebungsproblem nicht löst. Serial RapidIO switches and endpoints (like all other high-speed Designs such as GbE and 10GbE) utilize technology to avoid this problem and maintain the integrity of the original signal.

Um die Auswirkungen von Übertragungsvorbetonung und Empfängerausgleich zu verstehen, können Sie die Augendiagramme überprüfen. Ziel ist es, "die Augen zu öffnen". Wenn diese Techniken nicht verwendet werden, beginnt das Augendiagramm zu "schließen".

Die Übertragungsvorbetonungstechnologie kann dem Übertragungssignal Hochfrequenz hinzufügen, um die Probleme der Signaldämpfung und Phasenverschiebung zwischen Endpunkten zu lösen. Anstatt einfach alle Frequenzen zu verstärken (dieses Verfahren erhöht auch den Gesamtstromverbrauch des Schaltchips), kann die Übertragungsvorbetonung die Ausgangswellenform durch die Übertragungsfunktion effektiv verbessern, die Hochfrequenz der Ausgangswellenform erhöhen und virtuelle Komponenten verwenden, um sie zu steuern. Führen Sie Phasenverschiebung durch, um die Phasenverschiebung zu lösen, die durch das Übertragungsmedium verursacht wird. Diese Methode ist sehr effektiv für die Aufrechterhaltung der Signalintegrität und die Aufrechterhaltung von Augendiagrammen.

Although transmission vor-emphasis is usually applied in many high-speed ICs to optimize overall systemEbene signal integrity, Sendevorbetonung am "Sendeende" sollte in Verbindung mit Empfängerausgleich am "Empfangsende" verwendet werden. Die Empfängerausgleichung verwendet die Verstärkerübertragungsfunktion, um den hochfrequenten Übertragungsverlust und die Phasenverschiebung auszugleichen, die durch die Leiterplatte und Backplane. Since these transmission losses occur before the signal reaches the destination IC (in this article, the serial RapidIO switch), usually the switch must take measures before the signal is sent to the next transmission part (another switch) or endpoint in the system Compensate for these losses. Der Effekt der Empfängerausgleichung ist ähnlich wie der der Übertragungsvorbetonung, die das Gesamtsignal-Rausch-Verhältnis verbessern kann. Hinweis: Jede Verbindung, die mit dem Schalterchip verbunden ist, kann unterschiedliche Eigenschaften haben.

Ebenso werden die Empfängerausgleichsbedarfe für jede Verbindung unterschiedlich sein und müssen programmiert werden, bevor sie verwendet werden kann. Alle Tundra RapidIO Tsi57x Switches verfügen über diese Funktion, und in Bezug auf die Signalintegrität wird diese Funktion das Design auf Systemebene erheblich vereinfachen.

Synchrones und asynchrones AustauschDesign

Der serielle RapidIO-Standard unterstützt drei verschiedene Verbindungsraten: 1.25G baud, 2.5G baud und 3.125G baud. Börsen können in zwei Kategorien unterteilt werden: synchron und asynchron.

Synchrones Schalten bezieht sich auf Schalten, bei dem alle Ports mit der gleichen Geschwindigkeit arbeiten müssen.

Asynchrones Schalten bezieht sich auf das Schalten, bei dem jeder Port mit der Frequenz arbeiten kann, die durch den Verkehrsbedarf einer bestimmten Verbindung erforderlich ist.

In den meisten Anwendungen ist asynchrones Schalten die beste Lösung, die nicht nur den Vorteil hat, die Nachfrage nach Kommunikation mit niedrigerem Gesamtstromverbrauch des Systems zu decken, sondern auch weniger Einfluss auf Übersprechen in Bezug auf die Signalintegrität hat.

Verpackung und Vernetzung

Probleme mit der Signalintegrität können durch die Verpackung und das grundlegende MaterialDesign weitgehend beeinträchtigt werden. Zum Beispiel können Hochleistungs-Flip-Chip- und Drahtbondverpackungen die Kraftübertragung verbessern und Rücklaufverluste reduzieren. Bei RapidIO-Schaltern ist es wichtig, die Impedanzanpassung zu verbessern, um 100-Ohm-Differenzimpedanz und geringe Variationen aufrechtzuerhalten. Flip-Chip-Verpackungen können helfen, die obige Situation zu verbessern.

Effiziente sphärische Abbildung

Siliziumchip-Anbieter können sphärische Zuordnung wählen, um die Signalübertragung vom Chip zum Ballgitter zu vereinfachen, aber ihre Rolle ist nicht darauf beschränkt. Im Idealfall wird bei der Gestaltung der sphärischen Karte die Gesamtimplementierung auf Systemebene berücksichtigt. Denken Sie beispielsweise beim Entwerfen einer sphärischen Karte daran, den peripheren IC mit dem Switch-Chip zu verbinden. Das Design sollte optimiert werden, um die Anzahl der Schichten und den erforderlichen Bereich zu minimieren, was die Signalintegrität des endgültigen Designs verbessern kann. Ein IC, der mit einer relativ dichten sphärischen Abbildung ausgestattet ist, erfordert viele Schichten auf der Leiterplatte, um das Signal aus dem IC zu senden, was zu einem kostengünstigen Design auf Systemebene führt. Ein weiteres Problem ist das Übersprechen zwischen Signalkanälen, das in der Diskussion über den Unterschied zwischen synchronen und asynchronen RapidIO-Austauschen oben erwähnt wurde. Ein Problem, das eng mit Übersprechen zwischen Signalkanälen und effizienter sphärischer Abbildung zusammenhängt, ist der Abstand zwischen den Strom- und Massepunkten. Wenn zu viele serielle RapidIO-Ports in ein kleines Gehäuse gesteckt werden, kann es aufgrund von Übersprechen zu Problemen der Signalintegrität kommen, was zu "geschlossenen Augen" führen kann, wenn das Signal vom Switch zum Endpunkt übertragen wird.

Design Convention Skills

Lassen Sie uns nun einen weiteren Aspekt der Signalintegrität betrachten, nämlich das Designproblem auf Platinenebene. Designer können viele Designrichtlinien anwenden, um die Auswirkungen von Lärm zu kontrollieren. Im Allgemeinen können gute Designpraktiken LeiterplattenDesignern helfen, das Signalrauschen zu kontrollieren, das durch Kommunikation auf Leiterplattenebene erzeugt wird, einschließlich der Begrenzung externer Rauschquellen und der Lösung des Rauschens des Geräts selbst.

Zunächst sollten alle Designs die richtige Leiterbahnbreite, -abstand und -topologie verwenden, um sicherzustellen, dass die Impedanz jeder Leiterbahn mit ihrer Übertragungseinrichtung übereinstimmt. Impedanzfehler können die Qualität der Vorder- und Hinterkanten, Verzögerungszeit, Übersprechen und EMI beeinträchtigen.

Es muss sichergestellt werden, dass zwischen den Synchronisationssignalgruppen genügend Kanalabstand besteht, die Kanallänge muss begrenzt und der Offset zwischen den Differenzpaarsignalen muss minimiert werden. Bei der Verdrahtung sollte die Anzahl der Verdrahtungsschichtübergänge minimiert werden, um parasitäre Effekte zu begrenzen. Die Kosten für Vias in unnötiger Induktivität und Streukapazität sind sehr hoch und sollten minimiert werden. Bis auf BGA-Pads erlaubt jeder Kanal normalerweise bis zu zwei Vias.

Eine gründliche Überprüfung der Signalintegrität ist entscheidend. Mithilfe geschätzter Parasiten kann die Vorentwurfsanalyse die Daten liefern, die zum Verständnis der Entwurfsleistung erforderlich sind, aber genaue Parasiten nach dem Entwurf können die Details liefern, die erforderlich sind, um potenzielle Probleme mit der Signalintegrität zu entdecken. Mit dieser Methode kann eine Schaltnetzliste zur Simulation erstellt und die Ergebnisse aufgezeichnet werden.

Wenn der Kanal und der Signalkanal so weit wie möglich verkürzt, durch eine Masseschicht abgeschirmt oder physikalisch voneinander getrennt sind und darauf achten, Impedanzanpassungen oder eine Konfiguration, die Resonanz verursacht, zu vermeiden, kann eine gute Signalintegrität erreicht werden.

Wählen Sie seriellen RapidIO Switch Chip, um eine höhere Signalintegrität zu erreichen

Wie Designer wählt serielle RapidIO Switches? Just as gut Design Praktiken können helfen Schaltung Brett DesignEr steuern das Signalrauschen, das durch Schaltung BrettEbene communications, hardware DesignSie müssen aktiv die Eigenschaften der Uhrenerzeugung berücksichtigen, Übertragungsvorbetonung und Empfängerausgleich, optimierte Verpackungstechnik, Effektive sphärische Abbildung, und die asynchrone DesignDer serielle RapidIO-Schalter kann die hohe Signalintegrität der Systemebene gewährleisten Design. Offensichtlich, wenn choosing a serial interface, der von der Designer muss nicht nur die entsprechenden Funktionen haben, aber auch ein Schaltchip DesignDas Problem der Hochgeschwindigkeitssignale zu lösen.

Derzeit kann Tundra Semiconductor Corporation drei Generationen serieller RapidIO-Schaltprodukte mit den oben genannten Eigenschaften anbieten. Die Tsi 57x Produktlinie umfasst Tsi574, Tsi576 und Tsi578. Die Anzahl der Ports variiert von 4 bis 16 Ports und die Betriebsgeschwindigkeit reicht von 1.25G bis 3.125G. Jeder Port unterstützt x1- und x4-Kanäle zur Auswahl, und der Stromverbrauch jedes Ports beträgt 120 bis 200mW. Die Tsi57x-Produktlinie verfügt über alle in diesem Artikel beschriebenen Signalintegritätsmerkmale, einschließlich Übertragungsvorbetonung und Empfängerausgleich. Im Vergleich zur vorherigen Tsi56x-Produktlinie hat dieses Produkt einige neue Funktionen hinzugefügt, einschließlich Multicast-Funktion und Matrix-Leistungsüberwachung. Darüber hinaus wurden viele fortschrittliche Kommunikationsmanagement-Funktionen optimiert, um die Hochleistungsanforderungen von Anwendungen wie drahtlosen Basisstationen, drahtlosen Netzwerkcontrollern, drahtgebundenen Netzwerkinfrastrukturen und militärischen Avioniksystemen zu erfüllen.

Zusammenfassung dieses Artikels

Durch die obige Analyse kann festgestellt werden, dass, wenn Sie mit den grundlegenden Designregeln vertraut sind, traditionelle Probleme im Zusammenhang mit schlechter Signalintegrität, wie Rauschen, transiente Effekte, Übersprechen oder Jitter, vermieden werden können, wenn Hochfrequenzschaltungen (wie serielle RapidIO) im System verwendet werden.