PCB-Technologie - Leiterplatte Leiterplatte über Technologieübersicht

Via ist einer der wichtigsten Komponenten von Mehrschichtige Leiterplatte, und die Kosten des Bohrens machen normalerweise 30% bis 40% der PCB-Herstellungskosten aus. Einfach ausgedrückt, Jedes Loch auf der Leiterplatte kann ein via aufgerufen werden. Aus der Sicht der Funktion, Vias können in zwei Kategorien unterteilt werden:

Eine ist für die elektrische Verbindung zwischen Schichten; das andere ist für die Befestigung oder Positionierung von Vorrichtungen. Im Hinblick auf den Prozess werden diese Vias im Allgemeinen in drei Kategorien unterteilt, nämlich blinde Vias, begrabene Vias und Durchgangsvias. Blind Vias befinden sich auf der Ober- und Unterseite der Leiterplatte und haben eine bestimmte Tiefe. Sie werden verwendet, um die Oberflächenlinie und die darunterliegende innere Linie zu verbinden. Die Tiefe der Bohrung überschreitet in der Regel nicht ein bestimmtes Verhältnis (Blende). Begrabenes Loch bezieht sich auf das Verbindungsloch in der inneren Schicht der Leiterplatte, das sich nicht bis zur Oberfläche der Leiterplatte erstreckt. Die oben genannten beiden Arten von Bohrungen befinden sich in der inneren Schicht der Leiterplatte und werden vor dem Laminieren durch einen Durchgangslochformungsprozess vervollständigt, und während der Bildung des Durchgangs können mehrere innere Schichten überlappt werden. Der dritte Typ wird als Durchgangsloch bezeichnet, das die gesamte Leiterplatte durchdringt und für die interne Verschaltung oder als Positionierloch für die Bauteilmontage verwendet werden kann. Da das Durchgangsloch im Prozess einfacher zu implementieren ist und die Kosten niedriger sind, verwenden die meisten Leiterplatten es anstelle der anderen beiden Arten von Durchgangslöchern. Die folgenden Durchgangslöcher gelten, sofern nicht anders angegeben, als Durchgangslöcher.

Aus Designsicht besteht ein Durchgang hauptsächlich aus zwei Teilen, eines ist das Bohrloch in der Mitte und das andere ist der Pad-Bereich um das Bohrloch, wie in der Abbildung unten gezeigt. Die Größe dieser beiden Teile bestimmt die Größe des Durchgangs. Offensichtlich hoffen Designer bei Hochgeschwindigkeits- und High-Density-PCB-Design immer, dass je kleiner das Durchgangsloch ist, desto besser, so dass mehr Verdrahtungsraum auf der Platine gelassen werden kann. Je kleiner das Durchgangsloch ist, desto größer ist die eigene parasitäre Kapazität. Je kleiner es ist, desto besser eignet es sich für Hochgeschwindigkeitsstrukturen. Die Verringerung der Lochgröße führt jedoch auch zu Kostensteigerungen, und die Größe der Durchkontaktierungen kann nicht unbegrenzt reduziert werden. Es ist durch Prozesstechnologien wie Bohren und Beschichten begrenzt: Je kleiner das Loch, desto mehr Bohrungen Je länger das Loch dauert, desto einfacher ist es, von der Mittelposition abzuweichen; Und wenn die Tiefe des Lochs das 6-fache des Durchmessers des gebohrten Lochs überschreitet, kann nicht garantiert werden, dass die Lochwand gleichmäßig mit Kupfer überzogen werden kann. Zum Beispiel beträgt die Dicke (Durchgangstiefe) einer normalen 6-Lagen-Leiterplatte etwa 50Mil, so dass der minimale Bohrdurchmesser, den Leiterplattenhersteller bereitstellen können, nur 8Mil erreichen kann.

Zweitens hat die parasitäre Kapazität des Via selbst eine parasitäre Kapazität zum Boden. Wenn bekannt ist, dass der Durchmesser des Isolationslochs auf der Bodenschicht des Durchgangs D2 ist, ist der Durchmesser des Durchgangs D1 und die Dicke der Leiterplatte ist T, Die dielektrische Konstante des Leiterplattensubstrats ist ε, und die parasitäre Kapazität des Durchgangs ist ungefähr: C=1.41εTD1/(D2-D1) Die parasitäre Kapazität des Durchgangs hat die Hauptwirkung auf die Schaltung ist, die Anstiegszeit des Signals zu verlängern und die Geschwindigkeit des Stromkreises zu verringern. Zum Beispiel für eine Leiterplatte mit einer Dicke von 50Mil, wenn ein Durchgang mit einem Innendurchmesser von 10Mil und einem Pad-Durchmesser von 20Mil verwendet wird, und der Abstand zwischen dem Pad und dem Boden-Kupferbereich 32Mil ist, dann können wir das Durchgang mit der obigen Formel approximieren. Die parasitäre Kapazität ist ungefähr C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF, Die Anstiegszeit, die durch diesen Teil der Kapazität verursacht wird, ist: T10-90=2.2C(Z0/2)=2.2x0 .517x(55/2)=31.28ps. Aus diesen Werten lässt sich ablesen, dass der Effekt der Anstiegsverzögerung, die durch die parasitäre Kapazität eines einzelnen Durchgangs verursacht wird, zwar nicht offensichtlich ist, wenn das Durchgang mehrfach in der Leiterbahn zum Umschalten zwischen Schichten verwendet wird, der Designer dennoch sorgfältig überlegen sollte.

Ähnlich gibt es parasitäre Induktivitäten zusammen mit parasitären Kapazitäten in Vias. Bei der Konstruktion von Hochgeschwindigkeits-Digitalschaltungen ist der Schaden, der durch parasitäre Induktivitäten von Durchkontaktierungen verursacht wird, oft größer als der Einfluss parasitärer Kapazität. Seine parasitäre Reiheninduktivität schwächt den Beitrag des Bypass-Kondensators und schwächt die Filterwirkung des gesamten Stromsystems. Wir können einfach die ungefähre parasitäre Induktivität eines Durchgangs mit der folgenden Formel berechnen: L=5,08h[ln(4h/d)+1] wobei L die Induktivität des Durchgangs bezieht, h die Länge des Durchgangs und d die Mitte ist Der Durchmesser des Lochs. Aus der Formel ist ersichtlich, dass der Durchmesser des Durchgangs einen geringen Einfluss auf die Induktivität hat und die Länge des Durchgangs den größten Einfluss auf die Induktivität hat. Anhand des obigen Beispiels kann die Induktivität des Durchgangs berechnet werden wie: L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH. Wenn die Anstiegszeit des Signals 1ns ist, dann ist seine äquivalente Impedanz: XL=πL/T10-90=3.19Ω. Eine solche Impedanz kann nicht mehr ignoriert werden, wenn Hochfrequenzströme passieren. Besonderes Augenmerk sollte darauf gelegt werden, dass der Bypass-Kondensator beim Verbinden der Leistungsebene und der Masseebene zwei Durchgänge durchlaufen muss, damit die parasitäre Induktivität der Durchgänge exponentiell zunimmt.

4. Via Design in Hochgeschwindigkeits-PCB. Durch die obige Analyse der parasitären Eigenschaften von Vias, das sehen wir in Hochgeschwindigkeits-PCB-Design, Scheinbar einfache Durchkontaktierungen bringen oft große Negative zum Schaltungsdesign. Wirkung. Um die negativen Auswirkungen der parasitären Effekte der Vias zu reduzieren, Im Design kann folgendes getan werden:

1. In Anbetracht der Kosten und Signalqualität, wählen Sie eine angemessene Größe über Größe. Zum Beispiel ist es für das 6-10-Schicht-Speichermodul PCB-Design besser, 10/20Mil (gebohrt/pad) Durchgänge zu verwenden. Für einige High-Density Small-Size-Boards kannst du auch 8/18Mil verwenden. Loch. Unter aktuellen technischen Bedingungen ist es schwierig, kleinere Durchkontaktierungen zu verwenden. Bei Strom- oder Masseverbindungen können Sie erwägen, eine größere Größe zu verwenden, um die Impedanz zu reduzieren.

2. Die beiden oben diskutierten Formeln können geschlossen werden, dass die Verwendung einer dünneren Leiterplatte vorteilhaft ist, um die beiden parasitären Parameter des Durchgangs zu reduzieren.

3. Versuchen Sie, die Schichten der Signalspuren auf der Leiterplatte nicht zu ändern, das heißt, versuchen Sie, keine unnötigen Durchkontaktierungen zu verwenden.

4. Die Energie- und Massepunkte sollten in der Nähe gebohrt werden, und die Leitung zwischen dem Durchgang und dem Stift sollte so kurz wie möglich sein, da sie die Induktivität erhöhen. Gleichzeitig sollten die Strom- und Masseleitungen so dick wie möglich sein, um die Impedanz zu reduzieren.

5. Platzieren Sie einige geerdete Durchkontaktierungen in der Nähe der Durchkontaktierungen der Signalschicht, um die nächste Schleife für das Signal bereitzustellen. Es ist sogar möglich, eine große Anzahl redundanter Masseverbindungen auf der Leiterplatte zu platzieren.

Natürlich, die PCB-Design muss flexibel sein. Das zuvor besprochene Via-Modell ist der Fall, wenn es Pads auf jeder Schicht gibt. Manchmal, Wir können die Pads einiger Schichten reduzieren oder sogar entfernen. Besonders wenn die Dichte der Durchkontaktierungen sehr hoch ist, Es kann zur Bildung einer Bruchnut führen, die die Schleife in der Kupferschicht trennt. Um dieses Problem zu lösen, zusätzlich zur Verschiebung der Position des Via, Wir können auch erwägen, das Via auf der Kupferschicht zu platzieren. Die Padgröße wird reduziert.