Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
Die zuverlässigste PCB- und PCBA-Servicefabrik.
Platzieren des Entkopplungskondensators direkt in der IC-Paket kann effektiv steuern EWI und die Integrität des Signals verbessern. Dieser Artikel beginnt mit der internen Verpackung des IC, analysiert die Quelle von EWI und die Rolle von IC-Verpackungen in EWI Steuerung, und schlägt dann 11 wirksame EWI Steuerung Entwurfsregeln, inklusive Paketauswahl, Überlegungen zur Stiftstruktur, Ausgangstreiber und Entkopplungskondensator Design Methoden, etc., Hilfe Design Ingenieure wählen den am besten geeigneten integrierten Schaltungschip in einem neuen Design das Beste zu erreichen EWI Unterdrückungsleistung. Bestehende Systemebene EWI Steuerung technologies include:
(1) Der Schaltkreis ist in einer Faraday-Box eingeschlossen (beachten Sie, dass das mechanische Gehäuse, das den Schaltkreis enthält, versiegelt sein sollte), um eine EWI-Abschirmung zu erreichen;
(2) Filter- und Dämpfungstechnologie wird auf der Leiterplatte oder dem I/O-Anschluss des Systems angenommen, um EWI-Steuerung zu erreichen;
(3) Schirmen Sie das elektrische Feld und das Magnetfeld des Stromkreises strikt ab oder nehmen Sie geeignete Entwurfstechniken auf der Leiterplatte an, um die Kapazität und Induktivität von Leiterplatten-Leiterbahnen und Leiterplattenschichten strikt zu steuern (Selbstabschirmung), wodurch die EWI-Leistung verbessert wird.
Die EWI-Steuerung erfordert in der Regel eine Kombination der oben genannten Technologien. Generell gilt: Je näher an der EWI-Quelle, desto geringer sind die Kosten für die EWI-Kontrolle. Der integrierte Schaltungschip auf der Leiterplatte ist die wichtigste Energiequelle für EWI. Wenn Sie daher die internen Eigenschaften des integrierten Schaltungschips in der Tiefe verstehen können, können Sie die EWI-Steuerung im PCB- und SystemDesign vereinfachen.
Leiterplatte-Ebene und Systemebene Design Ingenieure glauben in der Regel, dass die EWI Quelle they can reach is the PCB. Offensichtlich, bei der PCB Design level, Viel Arbeit kann in der Tat getan werden, um EWI. Allerdings, bei der Erwägung EWI Steuerung, Design Ingenieure sollten zuerst die Wahl des IC-Chips in Betracht ziehen. Bestimmte Merkmale integrierter Schaltungen, wie Pakettyp, Vorspannung, and chip process technology (such as CMOS, ECL, TTL), etc., einen großen Einfluss auf elektromagnetische Störungen haben. Dieser Artikel wird sich auf diese Themen konzentrieren und die Auswirkungen von IC auf EWI Steuerung.
1. Quelle des EWI
Beim Übergang digitaler integrierter Schaltungen von Logik-Hoch zu Logik-Tief oder von Logik-Tief zu Logik-Hoch ist die Frequenz des am Ausgang erzeugten Quadratwellensignals nicht die einzige Frequenzkomponente, die EWI verursacht. Die Quadratwelle enthält sinusförmige harmonische Komponenten mit einem breiten Frequenzbereich, und diese sinusförmigen harmonischen Komponenten bilden die EWI-Frequenzkomponenten, die Ingenieure interessieren. Die höchste EWI-Frequenz wird auch EWI-Emissionsbandbreite genannt und ist eine Funktion der Signalanstiegszeit anstatt der Signalfrequenz. Die Formel zur Berechnung der EWI-Emissionsbandbreite lautet: F=0,35/Tr
Unter ihnen: F ist die Frequenz in GHz; Tr ist die Signalanstiegszeit oder -fallzeit in ns (Nanosekunden).
Es ist nicht schwer, aus der obigen Formel zu sehen, dass, wenn die Schaltfrequenz der Schaltung 50MHz ist und die Anstiegszeit des verwendeten integrierten Schaltungschips 1ns ist, dann die höchste EWI-Emissionsfrequenz der Schaltung 350MHz erreicht, die viel größer ist als die Schaltfrequenz der Schaltung. Und wenn die Anstiegszeit des IC 500ps ist, dann ist die höchste EWI-Emissionsfrequenz der Schaltung so hoch wie 700MHz. Wie wir alle wissen, entspricht jeder Spannungswert in der Schaltung einem bestimmten Strom, und auch jeder Strom hat eine entsprechende Spannung. Wenn sich der Ausgang des IC von Logik hoch zu Logik niedrig oder Logik niedrig zu Logik hoch ändert, erzeugen diese Signalspannungen und Signalströme elektrische und magnetische Felder, und die höchste Frequenz dieser elektrischen und magnetischen Felder ist die Emissionsbandbreite. Die Stärke der elektrischen und magnetischen Felder und der Prozentsatz der externen Strahlung sind nicht nur eine Funktion der Signalanstiegszeit, sondern hängen auch von der Steuerung der Kapazität und Induktivität auf dem Signalweg zwischen der Signalquelle und dem Lastpunkt ab. Hier befindet sich die Signalquelle auf der Leiterplatte Der IC befindet sich innerhalb der Platine und die Last befindet sich in anderen ICs. Diese ICs können sich auf der Leiterplatte befinden oder nicht. Um EWI effektiv zu steuern, ist es nicht nur notwendig, auf die Kapazität und Induktivität des IC-Chips selbst zu achten, sondern auch auf die Kapazität und Induktivität, die auf der Leiterplatte vorhanden sind.
Wenn die Kopplung zwischen der Signalspannung und der Signalschleife nicht fest ist, nimmt die Kapazität der Schaltung ab, so dass der Unterdrückungseffekt auf das elektrische Feld geschwächt wird, wodurch das EWI erhöht wird; Der Strom in der Schaltung hat auch die gleiche Situation, wenn der Strom Schlechte Kopplung zwischen dem gleichen Rückweg unweigerlich die Induktivität auf der Schleife erhöht, wodurch das Magnetfeld erhöht wird und letztendlich zu einem Anstieg der EWI führt. Mit anderen Worten, schlechte Kontrolle des elektrischen Feldes führt in der Regel zu einer schlechten Unterdrückung des Magnetfeldes. Die zur Steuerung des elektromagnetischen Feldes in der Leiterplatte verwendeten Maßnahmen ähneln im Allgemeinen den Maßnahmen, die zur Unterdrückung des elektromagnetischen Feldes im IC-Gehäuse verwendet werden. Wie im Fall des PCB-Designs wird das IC-Paket-Design die EWI stark beeinflussen.
Ein erheblicher Teil der elektromagnetischen Strahlung in der Schaltung wird durch Spannungstransienten im Leistungsbus verursacht. Wenn die Ausgangsstufe des IC springt und die angeschlossene Leiterplattenleitung auf Logik "hoch" treibt, absorbiert der IC-Chip Strom von der Stromversorgung und liefert die Energie, die von der Ausgangsstufe benötigt wird. Für den Ultrahochfrequenzstrom, der durch die kontinuierliche Umwandlung des IC erzeugt wird, beginnt der Leistungsbus vom Entkopplungsnetz auf der Leiterplatte und endet in der Ausgangsstufe des IC. Wenn die Signalanstiegszeit der Ausgangsstufe 1.0ns ist, dann muss der IC genügend Strom von der Stromversorgung ziehen, um die Übertragungsleitung auf der Leiterplatte in einer kurzen Zeit von 1.0ns anzutreiben. Die transiente Spannung auf dem Leistungsbus hängt von der Induktivität im Leistungsbusweg, dem absorbierten Strom und der Durchlaufzeit des Stroms ab. Der Spannungstransient wird durch folgende Formel definiert: V=Ldi/dt,
Unter ihnen: L ist der Wert der Induktivität auf dem aktuellen Übertragungsweg; di stellt die aktuelle Änderung des Signalanstiegszeitintervalls dar; dt stellt die aktuelle Übertragungszeit (die Anstiegszeit des Signals) dar.
Da die IC-Pins und internen Schaltungen Teil des Leistungsbusses sind und die Anstiegszeit des absorbierten Stroms und des Ausgangssignals zu einem gewissen Grad von der Prozesstechnologie des IC abhängt, kann die obige Formel zu einem großen Teil durch Auswahl des geeigneten IC gesteuert werden. Alle drei genannten Elemente.
2. Die Rolle des IC-Verpackens in der elektromagnetischen Störkontrolle
IC-Pakets umfassen in der Regel: Silizium-basierte Chips, eine kleine interne PCB, und Pads. Der auf Silizium basierende Chip ist auf einem kleinen PCB, und die Verbindung zwischen dem siliziumbasierten Chip und dem Pad wird durch einen Bonddraht realisiert, und eine direkte Verbindung kann auch in einigen Paketen realisiert werden. Die kleine PCB realisiert die Verbindung zwischen Signal und Stromversorgung auf dem siliziumbasierten Chip und den entsprechenden Pins auf der IC-Paket, Realisierung der externen Erweiterung der Signal- und Stromversorgungsknoten auf dem siliziumbasierten Chip. Zu den Leistungs- und Signalübertragungswegen, die in den IC eindringen, gehören: Silizium-basierte Chips, Verbindungen mit kleinen PCBs, PCB Spuren, und Eingangs- und Ausgangspins der IC-Paket. The control of capacitance and inductance (corresponding to electric field and magnetic field) depends largely on the Design des gesamten Übertragungsweges. Bestimmte Design Eigenschaften beeinflussen direkt die Kapazität und Induktivität des gesamten IC-Chippakets.
Schauen Sie sich zuerst die Verbindung zwischen dem siliziumbasierten Chip und der internen kleinen Leiterplatte an. Viele IC-Chips verwenden Bonddrähte, um die Verbindung zwischen dem siliziumbasierten Chip und der internen kleinen Leiterplatte zu realisieren, die ein sehr dünner fliegender Draht zwischen dem siliziumbasierten Chip und der internen kleinen Leiterplatte ist. Diese Technologie ist weit verbreitet, weil der Wärmeausdehnungskoeffizient (CTE) des siliziumbasierten Chips und der internen kleinen Leiterplatte ähnlich sind. Der Chip selbst ist ein Gerät auf Siliziumbasis, und sein Wärmeausdehnungskoeffizient unterscheidet sich sehr von dem typischer PCB-Materialien (wie Epoxidharz). Wenn die elektrischen Anschlusspunkte des siliziumbasierten Chips direkt auf der internen kleinen Leiterplatte montiert sind, verursacht die Innentemperatur des IC-Pakets nach relativ kurzer Zeit thermische Ausdehnung und Kontraktion, und die Verbindung auf diese Weise schlägt aufgrund von Bruch fehl. Der Bindungsdraht ist eine BleiMethodee, die sich an diese spezielle Umgebung anpasst. Es kann einer großen Menge an Biegung und Verformung standhalten und ist nicht leicht zu brechen.
Das Problem bei der Verwendung von Bonddrähten besteht darin, dass die Zunahme der Stromschleifenfläche jedes Signals oder der Stromleitung dazu führt, dass der Induktivitätswert steigt. Ein gutes Design, um einen niedrigeren Induktivitätswert zu erhalten, besteht darin, eine direkte Verbindung zwischen dem siliziumbasierten Chip und der internen Leiterplatte zu erreichen, das heißt, der Verbindungspunkt des siliziumbasierten Chips ist direkt mit dem PCB-Pad verbunden. Dies erfordert die Verwendung eines speziellen Leiterplattenbaumaterials, das einen sehr niedrigen CTE haben sollte. Die Wahl dieses Materials wird zu einer Erhöhung der Gesamtkosten des IC-Chips führen. Daher ist der Chip, der diese Prozesstechnologie verwendet, nicht üblich, aber solange der IC, der den siliziumbasierten Chip direkt mit der Trägerplatine verbindet, existiert und im Designschema machbar ist, ist die Verwendung solcher IC-Geräte eine bessere Wahl.
Im Allgemeinen, in der IC-Paket Design, Reduzierung der Induktivität und Erhöhung der Kapazität zwischen dem Signal und der entsprechenden Schaltung oder zwischen der Stromversorgung und der Masse sind die ersten Entscheidungen für den Prozess der Auswahl eines integrierten Schaltungschips. Zum Beispiel, Small-Pitch Surface Mount Technologie sollte mit Large-Pitch Surface Mount Technologie verglichen werden. IC-Chips, die mit Small-Pitch Surface Mount Technologie verpackt sind, sollten zuerst ausgewählt werden, und diese beiden Arten von Oberflächenmontage-Technologie-Paket IC-Chips sind besser als über Blei-Typ-Pakete. BGA-verpackte IC-Chips haben die niedrigste Bleiinduktivität im Vergleich zu allen gängigen Gehäusetypen. Aus Sicht der Kapazitäts- und Induktivitätsregelung, smaller packages and finer pitches usually always represent improved Leistung.
Ein wichtiges Merkmal des BleistrukturDesigns ist die Zuordnung von Stiften. Da die Induktivitäts- und Kapazitätswerte von der Nähe des Signals oder der Stromversorgung zum Rücklaufweg abhängen, müssen genügend Rücklaufwege berücksichtigt werden.
Strom- und Massepunkte sollten paarweise zugewiesen werden, und jeder Leistungsstift sollte einen entsprechenden Massepunkt nebeneinander haben, und mehrere Energie- und Massepunkte sollten in dieser Leitungsstruktur zugewiesen werden. Beide Merkmale reduzieren die Schleifeninduktivität zwischen Netzteil und Masse erheblich und helfen, Spannungstransienten auf dem Strombus zu reduzieren, wodurch EWI reduziert wird. Aus gewöhnlichen Gründen folgen viele IC-Chips auf dem Markt jetzt nicht vollständig den oben genannten Designregeln. IC-Designer und -Hersteller haben jedoch ein tiefes Verständnis für die Vorteile dieser Konstruktionsmethode, so dass IC-Hersteller eher geneigt sind, neue IC-Chips zu entwerfen und zu veröffentlichen. Achten Sie auf den Stromanschluss.
Idealerweise weisen Sie jedem Signalpin einen benachbarten Signalrücklaufpin (z. B. einen Masseppin) zu. Die tatsächliche Situation ist nicht der Fall, selbst die avantgardistischsten IC-Hersteller haben IC-Chip-Pins nicht auf diese Weise zugewiesen, sondern andere Kompromissmethoden übernommen. Im BGA-Paket besteht eine effektive Entwurfsmethode darin, einen Signalrücklaufpin in der Mitte jeder Gruppe von acht Signalpins zu setzen. Bei dieser Pin-Anordnung befindet sich jedes Signal zwischen jedem Signal und dem Signalrücklauf. Der Unterschied ist nur eine Nadel. Bei Quad Flat Package (QFP) oder anderen ICs vom Typ Möwenflügel ist es unrealistisch, einen Signalrücklauf in der Mitte der Signalgruppe zu platzieren. Trotzdem muss sichergestellt werden, dass alle 4 bis 6 einen Signalrücklaufstift für jeden Pin platzieren. Es ist zu beachten, dass verschiedene IC-Prozesstechnologien unterschiedliche Signalrücklaufspannungen verwenden können. Einige ICs verwenden Massepunkte (z. B. TTL-Geräte) als Signalrücklaufpfad, während einige ICs Power-Pins verwenden (wie die meisten ECL-Geräte).
