精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCBブログ
新しいPCBボード試験技術
PCBブログ
新しいPCBボード試験技術

新しいPCBボード試験技術

2022-04-13
View:97
Author:pcb

現在, 大規模集積回路を用いた製品の連続出現, 対応するのインストールとテスト PCBボード ますます難しくなった. プリント回路基板の試験には、従来の回路試験技術がまだ用いられているが, チップの小型化及びパッケージングにより、この方法はますます問題となっている. 現在、新しいテスト技術のバウンダリスキャンテスト技術が徐々に開発されている, 大部分のASIC回路と多くの中規模装置は、境界走査テスト技術を設計に使い始めました. BST技術はIEEE 1149に従っている.1標準とテストソリューションの完全なセットを提供します. 実際のテストでは, これは、複雑で高価なテスト機器に頼る必要はありません, そして、回路基板技術とは無関係にテスト方法を提供する. 集積回路設計およびプリント回路基板設計のための境界スキャン試験技術を使用する利点は、試験プロセスが単純であることである, このことは、製造工程における試験及び診断時間を著しく低減する, 実験, 使用と維持, したがって、大幅にコストを削減.

PCBボード

1. The basic composition of BST
The BST circuit is constructed in accordance with the IEEE1149.1スタンダード, これには、テストアクセスチャネルタップとコントローラが含まれます, 命令レジスタIRとテストデータレジスタ群. The test access channel TAP is a 5-pin pin (1-pin is the reset terminal) connector. タップコントローラは, which can generate clock signals and various control signals (ie, 生成テスト, シフト, キャプチャ, and update signals), 命令またはテストデータが対応するレジスタ, そして、境界スキャンを制御する.

1.1 Test the clock input terminal TCK
The TCK signal allows the boundary scan portion of the integrated circuit IC to be synchronized with the clock within the system and operate independently.

1.2 Test mode selection input TMS
The test mode selects the TMS pin as the control signal, これはタップコントローラの動作状態を決定する. TCKの立ち上がりエッジの前にTMSを確立しなければならない.

1.3 Test data input terminal TDI
On the rising edge of the test clock pulse TCK, TDIに連続的に挿入されたデータは命令レジスタまたは試験データレジスタにシフトされる, そして、タップコントローラは、シフトされたデータが命令かテストデータであるかどうか決定する.

1.4 Test data output terminal TDO
At the falling edge of the test clock pulse TCK, データは、命令レジスタまたはテストデータレジスタからTDO, そして、タップコントローラは、直列化されたデータが命令かテストデータであるかどうか決定する.

2. PCBボード test system
2.1 Test system structure
Its hardware includes a general PC, a BST tester and a serial BST signal cable (a bus with 4 signals, 数字の意味は以下の通りです:1はTDIです, 2は、TCKです, 3は、TMSです, and 4 is TDO). テスタは標準パラレルポートを介してPCに接続されている, そして、シリアル信号ケーブルを通してPCB上のテスト・アクセス・ポート・タップに接続している. つのモジュールがあると仮定する, B, プリント基板上のC, モジュールは単一チップまたは複数チップから構成することができる. これらはIEEE 1149に従って設計されています.1スタンダード, それで, the BS register (the position where the dotted line passes in the module) is added to the I/チップのOピン, そして、境界スキャンテストを行うことができます. 設計されたデジタルシステムまたは装置が複数の場合 PCBボードs, に接続することができます PCBボードシリアル信号ケーブル. ユーザは柔軟にチップを選択できる, モジュールまたはプログラミングを通してテストされるPCB全体.

2.2 Principle of test system
Testers can use PC software programming to automatically generate test patterns to detect circuit faults according to the netlist and device model of the PCBボード. PCには少なくとも32ビットの2台のボードが必要です/ピン, 32ビットを読むために/書込みピンは、読み書き操作を容易にするために形づくられることが可能である. テストソフトウェアはプリプロセッサと実行ユニットを含むべきです. プリプロセッサはテストグラフを読み出し、これらのグラフの可能な関係を得る, 結果はファイルの集合です, 記憶と制御情報を含むこと. 実行ユニットは上記のファイルを読み込み、次にテストを実行する. プロセスは、最初に格納された情報を読み込むことです, 入力ポートにデータを入れる, 適切な出力ポートからデータを読み込む, と予想される結果と比較する. 誤りが見つかれば, 故障が発生する, そして、断層の位置は、マークされるでしょう, そして、診断プログラムは、断層の特定の位置を与えるために加えられます.

2.3 Test content
1) Test the connection of the I/oピン PCBボード. だって俺だって/oピン PCBボード provide access channels for the tester;
2) Test the integrity of the IC chip on the PCBボード. チップのアセンブリプロセス中, ICチップは損傷した. The built-in self-test and internal test can be used to verify the quality of the chip;
3) Test the open circuit and short circuit faults of the IC chip interconnection on the PCBボード, which can be verified by external tests:
4) Test the integrity of the bus on the PCBボード, テストを通して、オープンサーキット故障があるかどうかを検出できます/バスに接続されたICチップのピン.
BST技術の連続開発, PCBボード 試験は徐々に改善される. プログラマブル集積回路の広範な使用のために, 柔軟性と適用性 PCBボード 試験は改善される, そして、対応するテストシステムのコストが削減されます. デザイナーはすべてのプログラマブル論理回路を PCBボード, そして、チップロジックは、ソフトウェアプログラミングだけで修飾されることができます, 一般のプリント回路基板を作るために, それで PCBボード 別の関数を完了する. このように, 境界スキャンテスト技術は PCBボード テストより便利で高速, そして、テストコストを大幅に減らす.