精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCBブログ
高速PCBボードにおける信号問題の設計法
PCBブログ
高速PCBボードにおける信号問題の設計法

高速PCBボードにおける信号問題の設計法

2022-04-14
View:109
Author:pcb

In high-speed PCBボード デザイン, 回路設計の信頼性に対する信号完全性問題の影響はますます明らかになってきている. 信号完全性問題を解決するために, 設計技術者は回路基板設計の制約定義段階に多くの時間とエネルギーをかける. 設計プロセスの初期に設計指向の信号解析ツールを使用することによって, 多重シミュレーションの実行, ボードトポロジーを慎重に計画する, 電気的および物理的特性の包括的な設計制約は、EMIおよび他の関連する問題を避けるために開発され得る. 現在の典型的なデザイン環境は、設計の後半段階にほとんど指向されている, 回路図を描くこと. デザインツールプロバイダは、現在これらの新しいデザイン課題に取り組んでいます. しかしデザインエンジニアはデザインのますます顕著な高速設計問題を解決するための新しいアプローチを必要とする, どの設計者が設計プロセスの初期の問題を解決できるか.

PCBボード

Tighter tool integration
To identify and resolve these high-speed signal problems without relying on expensive and time-consuming board testing steps, ボード設計の前に広範な信号解析を行うことは重要である. 設計者がこれらの問題を識別するとき, ルーティングと回路層分布を変えることによって回路設計の成功を確実にする, クロックラインのルーティングトポロジーの定義, 特定の速度でコンポーネントを選択する. しかし, 以前の信号完全性分析ツールは非常に限られている, どちらも使いやすい, または全体のデザインを分析する能力を持っていない. したがって, 設計エンジニアは、注意を必要とする重要な回路網を決定するために経験に頼ることができます, または分析する包括的な信号の整合性解析ツールに依存して. デザインツールは新しい地面を壊し始めた, 高速設計問題のための効果的解析ツールの開発. Innovedaによって提供される信号の健全性解析ツールを例としてください. 同社のHyperlyNxツールセットを使用して簡単であり、強力な信号の整合性の分析機能を提供する前に、ボードの描画後. その優れた機能の1つは非常にユーザーフレンドリーなインターフェイスです, これにより、設計者は迅速に「可能なシナリオ」を分析することができ、端末のトポロジのような問題を解決し、性能と信頼性を満たすソリューションを迅速に見つけることができる . 高複雑性ボードとシステムを扱うエンジニアのために, NotiedaのXTK信号完全性検証ツールセットとeplanner信号完全性計画環境はトポロジー解析を含む超高速信号完全性解析機能のための先進アルゴリズムといくつかの実証された検証を提供する, 高速掃引と損失線, モンテカルロ法, 信号完全性解析のためのアルゴリズム. 過去のデザインエンジニアはHyperLynxとXtkの間で選択しなければなりませんでした. 最近, Ironedaはこれらの2つの重要な信号完全性解析ツールの間の接続を実装しました, 両者を統合する, つのデザインの両方のツールを使用することができます, 設計サイクルを効果的に短縮できる. 通常, Hyperlynxは高速PCB信号解析のツールとして始まった, より複雑なトポロジー解析と制約生成のためにxtkとeplannerを使用した.

Enhanced wiring capabilities
After determining the routing rules, デザインエンジニアはデザインの物理的な実装に移ります. コモン PCBボード 描画ツールは包括的なコンポーネント選択機能を提供する, ボード層を設定する機能, 制約ルールを割り当て、ボード上のすべてのコンポーネントの配置を管理する. 良い道具は使いやすい, すべてのデザインの制約を自動的に管理, と最終的なボードデザインを生成する. しかし、これは高速設計環境で十分ではない, and PCBボード 描画ツールは、より包括的な解決策を提供する必要があります. 現在, いくつかのデザインは通常非常に複雑であり、開発時間は短い. 設計技師は過去の手動製法を使うことができない, さもなければ、それは時間がかかり、誤りがちです. 生産性を最大化し,多数の信号解析問題を解決するために, 設計エンジニアは、対話的にだけでなくバッチモードでルーティングを実行できるツールを必要とする. 権力PCBボード 5.0は、このデザイン要件を満たして. This shape-and-rule-based board デザイン system includes the BlazeRouter HSD (High Speed Design), を含む高速ルーティングに基づく自動ルーティングを可能にする高速設計オプション /長さ, マッチング長, and differential pair (differential paIR). そのような制約をルールシステムのどこにでも置くことができます, そして、Blazerouter HSDは自動的にこれらの規則に従ってデザインを実装することができます. このように, 設計技術者は重要な回路トポロジーを設定し保護する, 重要なシグナルが正しい順序で接続されていることを保証する.

また、手動でルーティングを快適に設計エンジニアのためのインタラクティブルーティングエディタを追加します, と制約によって生成されるネットのための広範な特別なサポートを提供します. This new Fast Interactive Route Editor (FIRE) features multiple Design Rule Checking (DRC) modes and new route editing capabilities. 設計エンジニアが自動的に“Z”ジャックを追加することができます, 差動ペア, 特定の制約規則に従ってトレースの長さやデザインを監視する. このように, 設計技術者はより簡単に高密度ルーティング設計を実装し,より少ないボード層上でより大きなルーティング密度を達成する. 加えて, ツールは、ボード上の他のネット上でルーティングの選択の影響を示す設計エンジニアのためのグラフィカルなフィードバック機能を提供します. 過去に, デザインエンジニアは、重要なネットへの変更がデザインの残りにどのように影響するかを知ることは難しかった. Blazerouter HSDは、これらの以前にとらえどころのない効果をグラフィカルに表します, 異なる色と異なる効果を表す. これは、設計エンジニアは、各ルーティングの選択の可能な影響を理解することができます.

Build a complete design approach
These tools represent a major advance in addressing the high-speed issues that are prevalent in circuit board design today. しかし, 設計ツールは、急速に増加しているクロック速度とボード設計の複雑さに対応するために、より多くの機能性を加えなければなりません, 特に総合的な設計アプローチは今日の多点設計ツールを置き換えるために必要である. 新しい方法のデザインプロセスは何ですか? クリティカルパスで高速に対処する, プロセスの初期の設計定義段階で新しい機能を追加しなければならない. この目標を達成する, 新しい方法は強いシミュレーションと解析能力を持たなければならない. 同時に, ボードデザインについてのキーデータを理解できることが不可欠です, 特にコンポーネントの可用性とコストに関する情報. 理想的に, デザインエンジニアは、設計プラットホームを通して会社全体の協同を成し遂げることができます, デザインエンジニアはデザインエンジニアのデザインアイデアを交換することができる, しかし、ネットワークを通して調達と生産のような他の部門と通信します. 同時に, 高速回路基板の設計は制約生成方法に大きく依存する. 現在, 設計技術者は回路設計を実装するための回路設計図の設計と設計の制約を入力する, しかし、この問題は、回路の整合性問題と回路基板設計の複雑さによってさらに複雑になる. これらの高速で複雑なボードに関する信号完全性問題に対処するために, 彼らは、ボードを描画する前にデザインをシミュレートし、合成する必要があります. これは設計環境に新しい要求を置く, 電気特性から製造工程まで, 設計技術者は制約を定式化しなければならない. 理想設計プラットフォーム, 設計技術者はトレース長のようなパラメータの電気的特性規則を定式化することができない, EMIまたはクロストーク, また、コンポーネント間隔のコンポーネント配置規則を設定します, 高さ制約, 回転角度.

このような制約を迅速に生成するには, 設計環境は強力なトポロジー解析と“何か”解析能力を持たなければならない. 設計技術者が回路図形式でネットワークトポロジーを設計しシミュレートする, 信号完全性解析エンジンを用いた複数のシミュレーションにおいてトポロジーパラメータを変更できる, それから、様々な終了計画を調査して、遅れ規制で彼らを整列させます, 回路層オプションとトレース間隔, シグナル完全性が最小化される. この機能性はまた、設計者が初期のコンポーネント配置を定義し、ルーティング戦略の性能を理解できるように、コンポーネント配置と密に結合され、計画機能性にリンクされるべきである. オールインオール, 新しい設計環境は、設計エンジニアが多数の情報を整理し管理することができるように、強力な制約管理機能を提供しなければならない. それだけでなく, しかし、この高速設計への新しいアプローチは、後に開発プロセスで検証機能を提供しなければならない. 過去に, 回路設計エンジニアは、ボード上に重要なネットがあるときだけ、ポストレイアウト検証を行いました, そして、全体のボード設計の完全な包括的な検証は、複雑で時間がかかると考えられた. しかし、今日の高速回路基板設計における数千のネット間の複雑な相互作用が予測するのが難しいので、このビューは変化している. デザインの信頼性を確保する方法は、全体のルーティングの徹底的な全体的なシミュレーションを行うことです PCBボード design.