精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCBブログ
PCB基板設計ルールチェッカーチップの作成
PCBブログ
PCB基板設計ルールチェッカーチップの作成

PCB基板設計ルールチェッカーチップの作成

2022-04-19
View:62
Author:pcb

本論文では、A PCBボード デザイン rule checker (DRC). PCB設計が回路図生成ツールで得られると, DRCは任意のデザインルール違反を見つけるために実行することができます. これらの操作は、後の処理が始まる前に完了しなければならない, 開発者向けの開発ツールの開発者は、ほとんどのデザイナーに簡単にアクセスできるDRCツールを提供しなければならない.

あなた自身のPCB設計規則チェッカーを書くのに多くの利点があります. デザインチェッカーは単純ではありませんが, それは達成できない, 既存のプログラミングやスクリプト言語に慣れているデザイナーはチェッカーを設計できるから. この仕事の利点は計り知れないことだ.

PCBボード

しかし, 市販されている汎用ツールは、特定の設計ニーズを満たすのに十分フレキシブルではない. したがって, 顧客は、DRCツール開発者に新しい機能要件を反映しなければなりません, 通常、ある金額と時間がかかる, 特に要件が常に更新されるとき. 幸い, 大部分のツール開発者は、特定のニーズを満たすために彼ら自身のDRCを書く便利な方法で、顧客に提供します. しかし, この強力なツールは広く認識されていないか使用されていない. この記事は利点を得るためにDRCツールを使用する実用的なガイドを提供します.

DRCは全体の回路図を横断しなければならないので PCBボード design, すべてのシンボルを含む, あらゆるピン, あらゆるネット, あらゆる属性, 必要ならば, 添付ファイルの無制限数を作成します. セクション4で説明されるように.0, DRCは、デザイン規則に違反するどんなマイナーな逸脱も旗にすることができます. 例えば, 付随するファイルのうちの1つは、デザインで使用されるすべてのデカップリングコンデンサを含むかもしれません. コンデンサの数が予想より低いかより高いならば, a red mark will be marked [1] where there may be a power line dv/DT問題. これらのサイドファイルは必要かもしれません, しかし、どんな商業的なDRCツールも必ずしも彼らをつくることができません.

DRCのもう一つの利点は、簡単に新しいデザイン機能を収容するために更新することができますです, デザインルールに影響を与えるもの. Moreover, 一度フィールドで十分な経験が得られる, 他の多くの機能を実装することができます.

例えば, あなた自身のDRCを書くことができるならば, then you can write your own bill of materials (BOM) creation tool, 特定のユーザーニーズをよりよく扱うことができる, such as how to obtain device "extra hardware" that is not itself part of the schematic database (eg socket, ヒートシンク, or screwdriver). Alternatively, デザイナーは、デザイン環境で完全な柔軟性で彼ら自身のVerilog, 特定のデバイスのためにVerilogモデルまたは時間ファイルを得る方法のような. 事実上, DRCは全体回路設計図を横断するので, すべての有効な情報を収集することができます/またはPCB設計のVerilogネットリスト解析に必要なBOM.

それは少し遠いプログラムのコードを提供せずにこれらのトピックを議論する, そこで、回路図取得ツールを使用します. この記事では、メンターグラフィックス, パッドデザイナープロダクトライン. 加えて, Viewbaseツールを採用しました, ViewDrawデータベースにアクセスしアクセスするために呼び出すことができる簡略化されたCルーチンのライブラリ. ViewBaseツールの使用, デザイナーはCを簡単に使える/C language to write a complete and efficient DRC tool for ViewDraw [2] [3]. ここで論じた基本原理は、他のPCB回路図ツールに等しく適用されることに注意することが重要である.

input file
加えて to the circuit diagram database, また、DRCは、特定の状況を扱うことができるいくつかの入力ファイルを必要とします, などの有効な電源ネット名と電源プレーンへの自動接続. 例えば, パワーネットがパワーというなら, then the power plane will be automatically connected to the power plane using the backend package device (as applicable for ViewDrawpcbfwd). DRCが自動的に見つけて、読むことができるように、固定された世界的な位置に置かれなければならない入力ファイルのリストは、以下で与えられます, そして、この情報を実行時にDRC内部に格納する.

LegalRenPwrRes NetRange名はオプションです。, このファイルには、電源信号のすべての法的ネット名が含まれます, VCCのような, V 3 . 3 pとVDD. PCBレイアウト/ルーティングツール, 名前は大文字小文字を区別する必要があります. 一般に, VccはVccまたはVccと同じではない. Vccは5である.電源供給, v 3 . 3 pは3である.3 V電源. * The file legal_pwr_net_name is optional, バックエンドラッパー装置構成ファイルが通常、一連の法的Powerlineネット名を含まなければならないので. Cadenceデザインシステムアレグロルーティングツールが使われるならば, pcbfwdファイル名はアレグロです.cfg and has the following entry parameters:

Ground: VSS CGND GND GROUND
Power supply: VCC VDD VEE V3_3P V2_5P 5V 12V
If the DRC can read the allegro.cfgファイル, の代わりにLegalchen pwrtleのネット名, it will get better results (ie less chance of introducing errors).

いくつかのシンボルは、外部電源線ピンを有しなければならない. 例えば, ECLデバイスのVCCピンは、VCC又はグラウンドのいずれかに接続することができるそのVeeピンは、地面または- 5に接続されることができます.0 Vプレーン. In addition, 電力ライン・ピンは、また、電力線層12に到達する前にフィルタに接続することができる.

電力線ピンは、通常、デバイスシンボルに外部的に取り付けられない. 代わりに, an attribute of the symbol (called SIGNAL here) describes which pin is a power or ground pin and describes the net name that the pin should be connected to.
SIGNAL = VCC:10
SIGNAL=GROUND:20

The DRC can read this property and ensure that the net name is saved in the legal_pwr_net_name file, ネット名がLegalRenpの名前に含まれていない場合は、パワーピンはパワープレーンに接続されません, これは本当に深刻な問題です PCBボード.