Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
Die zuverlässigste PCB- und PCBA-Servicefabrik.
High-Speed ADC (Analog/Digital Converter) ist eine wichtige analoge Verarbeitungskomponente in verschiedenen Anwendungsbereichen (wie Massenspektrometer, Ultraschall, Lidar/Radar, Telekommunikations-Transceivermodul, etc.). Unabhängig davon, ob die Anwendung auf dem Zeitbereich oder dem Frequenzbereich basiert, ist die höchste dynamische Leistung des ADC erforderlich. Schnellere und hochauflösende ADCs ermöglichen dem Ultraschallsystem detailliertere Bilder und ermöglichen dem Kommunikationssystem höhere Datenverarbeitungsfähigkeiten.
Da die Abtastrate von 14-Bit oder höher auflösenden ADCs weiter auf den 100M Abtastbereich steigt, Systemdesigner müssen Experten für Uhrendesign und -verteilung und Leiterplattenlayout werden.
Dieser Artikel beschreibt einige wichtige Fragen im Systemdesign, with particular attention to printed circuit board (PCB) ground und power plane wiring Technologie. Ein moderner ADC erfordert ein modernes Board Design. Ohne genaue Taktquelle oder sorgfältig gestaltetes Board-Layout, Der Hochleistungswandler erreicht seine Leistungsindikatoren nicht.
Single IF-Heterodyn-Empfängerstruktur und fortschrittlicher Linearisierungsalgorithmus für Leistungsverstärker stellen Anforderungen an die ADC-Leistung. Ein solches System drückt die inhärente Jitter-Leistung des Konverters auf unter 1/2 PS. Ähnlich, Für die Entwicklung fortschrittlicher Spektrumanalysatoren benötigen Testgeräteentwickler eine sehr geringe Rauschleistung im Breitbandbereich.
Daher, Der wichtigste Teilstrom im Hochgeschwindigkeits-Datenumwandlungssystem ist die Taktquelle. Dies liegt daran, dass die Zeitgenauigkeit des Taktsignals direkt die dynamische Leistung des ADC beeinflusst.
Um diesen Effekt zu minimieren, Die ADC-Taktquelle muss sehr geringes Timing-Jitter oder Phasenrauschen aufweisen. Wenn dieser Faktor bei der Auswahl der Taktschaltung nicht berücksichtigt wird, die dynamische Leistung des Systems wird nicht gut sein. Das hat nichts mit der Qualität der Front-End-analogen Eingangsschaltung oder der inhärenten Jitter-Leistung des Konverters zu tun. Eine präzise Uhr kann immer Kantenübergänge in präzisen Zeitintervallen liefern.
In der Tat, Taktkanten kommen in ständig wechselnden Zeitintervallen an. Daher, Die Unsicherheit dieses Timings kann genutzt werden, um das Signal-Rausch-Verhältnis der abgetasteten Wellenform mittels des Datentransformationsprozesses umfassend zu bewerten.
The maximum clock jitter is determined by the following formula:
Tj(rms)=(VIN(p-p) /VINFSR)*(1/(2(N+1)*Ï*fin)
If the input voltage (VIN) is equal to the full scale range of the ADC (VINFSR), the jitter requirement becomes a factor of the ADC resolution (N bits) and the sampled input frequency (fin).
Für eine 70MHz Eingangsfrequenz, the total jitter requirement is:
Tj(rms)=1* (1/215Ï*70*106))
Tj(rms)=140fs
Since many systems distribute the reference clock through the backplane or another connection, was die Signalqualität verringert, the local oscillator (VCXD with low phase noise) is usually used as the timing source of the ADC. Abbildung 1 zeigt die Verwendung von NS's LMX2531 Taktsynthese, um Timing-Generierung zu erreichen. Der mit dem Timing-Generator verbundene LMX2531 wird über den programmierbaren Frequenzteiler-Synthesizer ausgegeben, Eine Jitterleistung von weniger als 100 Femtosekunden.
Das obige ist eine Einführung in die Leiterplatte Layout von hochauflösenden ADCs. Ipcb wird auch für Leiterplattenhersteller and Leiterplattenherstellung technology.
