Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
Leiterplatte Blog
Leiterplattendesign unter Verwendung parametrischer Einschränkungen
Leiterplatte Blog
Leiterplattendesign unter Verwendung parametrischer Einschränkungen

Leiterplattendesign unter Verwendung parametrischer Einschränkungen

2022-04-06
View:201
Author:pcb

Heutzutage, die Fakzuren in Betracht gezogen in Leeserplbeese Design sind mehr und mehr komplex, solche als Uhr, Übersprechen, Impedeinz, Erkennung, Herstellung Prozess, etc., die vauft machen Designer Wiederholen a Los vauf Layraus, Überprüfung und Wartung Arbees. Die Parameter Einchränkung Edizur keinn fürmulieren diese Parameter zu Hilfe Designer besser Hundle diese meinchmal auch entgegengesetzt Parameter während die Design und Produktiauf Prozess. In kürzlich Jahre, die Anfoderdelaufengen für PCB Brett Layout und Verkabelung haben werden mehr und mehr komplex, und die Zahl vauf Treinsisttttttttttttttttttttttttttttttttttttttttttzuren in integriert Schaltungen is neinch Zunahme bei die Geschwindigkees voderhergesagt vauf Moodere's Recht, die macht die Gerät schneller und die steigen Zees vauf jede Puls Kante gekürzt. Bei die gleiche Zees, die Zahl vauf Stwennte auch Erhöhungen. Mehr und mehr, vauft zu 500 zu 2,000 Stwennte. Alle vauf dies erzeugt Dichte, Taktung, und Übersprechen Fragen wenn Design a PCB. A wenige Jahre voder, die meisten PCB Bretts hbeese nur a wenige "kritisch" Knichten ((Netze)), neindermalerweise verweisen zu einige Einschränkungen in Impedanz, Länge, und Freiraum. PCB Brett Designer alleeeeegemein durchgeführt diese Spuren zuerst. Hundbuch Verkabelung, und dann Verwendung Svauftwsind zu auzumbeiisch Route die ganze Schaltung on a groß Skala. Heute PCB Bretter vont haben 5,000 oder mehr Knichten, und mehr als 50% von sie sind kritisch Knichten. Fälligkeit zu Time-zu-Market Drücke, manuell Routing is no länger möglich bei dies Zeit. Darüber hinaus, not nur hbei die Zahl von kritisch Knoten erhöht, aber so haben die Einschränkungen on jede Knoten. Diese Einschränkungen sind hanach obentsächlich fällig zu Parameter Abhängigkeiten und zunehmend komplex Design Anfürdelaufengen. Für Beispiel, die Abstund von zwei Spuren kann abhängen on a Funktion von Knoten Spannung und Brett Material. Digital IC steigen Zeit Abnahme. Beide hoch Uhr Geschwindigkeit und niedrig Uhr Geschwindigkeit Designs wird haben an Auswirkungen. Die Setup und Halten Zeiten sind kürzer fällig zu schneller Puls Erzeugung. In Zusatz, verbinden Verzögerung is an wichtig Teil von die insgesamt Verzögerung von Hochgeschwindigkeit Schaltung Design. Es is auch sehr wichtig für Niederdrehzahl Designs, etc. Warten Sie.. Einige von die oben Probleme würde be einfacher zu lösen wenn die Brett könnte be enzweiderfen a wenig größer, aber die aktuell Trend is nur die Gegenüber. Schaltung Bretts sind bekommen kleiner fällig zu verbinden Verzögerungen und hohe Dichte Verpackung Anfoderderungen, Ergebnisierend in hohe Dichte Schaltung Designs dalss muss folgen Miniaturisierung Design Regeln. Die Kombination von reduziert steigen Zeit und diese Miniaturisierung Design Regeln hat gemacht die Problem von Übersprechen Lärm mehr und mehr ausgesprochen, während Ball Gitter Arrays und untere hohe Dichte Pakete sich selbst kann verschlimmern Probleme solche als Übersprechen, Schalten Lärm, und Boden abprallen.

Leiterplatte

Behoben Einschränkungen exist
Die traditionell Weg zu Deal mit diese Probleme is zu übersetzen elektrisch und Prozess Anfoderderungen in fest Einschränkung Parameter von Erfahrung, Stundard Werte, Tabellen oder Berechnungen. Für Beispiel, wenn Design a Schaltung, an Ingenieur kann zuerst bestimmen a bewertet Impedanz, und dann "Schätzung" a bewertet Linie Breite dalss kann erreichen die erfürderlich Impedanz nach zu die Prozess Anfürderungen, oder Verwendung a Berechnung Tabelle oder Arithmetik Programm zu Prüfung die Interferenz, und dann findenen die Länge Einschränkungen. . Dies Ansatz nodermalerweise erfürdert Entwicklung a set von empirisch Daten als a Grundlegende Richtlinie für die PCB Brett Designer, die kann be verwendet wenn Design mit auzumatisch Ort und Route Werkzeuge. Die Problem mit dies Ansatz is dalss empirisch Daten is nur a allgemein Grundsatz, und die meisten von die Zeit sie/Sie sind richtig, aber manchmal sie/Sie nicht Arbeit oder Blei zu falsch Ergebnisse. Lalss uns nehmen die Beispiel von Impedanz Bestimmung oben zu siehe die Fehler dies Methode kann Ursache. Fakzuren verwundt zu Impedanz einschließen die dielektrisch Eigenschaften von die Schaltung Brett Material, die Höhe von die Kupfer Folie, die Entfernung von jede Ebene zu die Boden/Leistung Ebene, und die Linie Breite. Seit die zuerst drei Parameter sind allgemein bestimmt von die Produktion Prozess, Designer normalerweise verlalssen on die Linie Breite. zu Steuerung Impedanz. Seit jede Schaltung Ebene hat a unterschiedlich Entfernung von die Boden or Leistung Ebene, it is vonfensichtlich falsch zu Verwendung die gleiche empirisch Daten für jede Ebene. Die Problem is zusammengesetzt von die Tatsache dalss die Produktion Prozess or Brett Eigenschaften verwendet während Entwicklung kann ändern at jede Zeit. Die meisten von die Zeit, diese Probleme wird be exponiert in die Prozutyping Bühne, die is normalerweise gelöst von Reparatur die Schaltung board or Neugestaltung die board nach finden die Problem. Dies is teuer, Fixes vont Einführung zusätzliche Fragen dalss verlangen weiter Debugging, und die verloren Einnahmen fällig zu Verzögerungen in Time-zu-Market is weit größer als die Kosten von Debugging. Falst jede Elektronik Hersteller Gesichter dies Problem, und it Sieden nach unten zu die Tatsache dalss traditionell Leiterplatte Design Svontwsind kann nicht behalten up mit die aktuell Realität von elektrisch Leistung Anfürderungen, at dies Punkt it is not als einfach als empirisch Daten on mechanisch Design.

Lösung: Parametrisch Einschränkungen
Design Svontwsind Anbieter sind derzeit Versolcheen zu lösen dies Problem von Hinzufügen Parameter zu Einschränkungen. Die Schönheit von dies Ansatz is dalss it kann spezwennizieren mechanisch Spezwennikationen dalss vollständig reflektieren die verschiedene intern elektrisch Eigenschaften, und als lang as it is hinzugefügt zu die PCB Design, die Design Svontwsind kann Verwendung dies InFürmationen zu Steuerung auzumatisch Platzierung und Routing Werkzeuge. Wann die nachfolgend Produktion Prozess Änderungen, dort is no Bedarf zu Neugestaltung. Die Designer nur Bedürfnisse zu einfach Update die Prozess Charakteristik Parameter zu auzumatisch ändern die relevant Einschränkungen. Designer kann dann run a DRK (Design Regel Prüfung) zu bestimmen if die neu Prozess auch verstößt gegen undere Design Regeln, und zu find out was Alspekte von die Design sollte be geändert zu richtig jede Fehler. Einschränkungen kann be eingegeben in die Form von madiematisch Ausdrücke, einschließlich Konstanten, verschiedene Betreiber, Vekzuren, und undere Design Einschränkungen, Bereitstellung Designer mit a parametrisch regelgetrieben System. Einschränkungen kann auch be eingegeben in die fürm von nachschlagen Tabellen, Lagerung sie in die Design Datei on die PCB or Schaltplan. Leiterplatte Routing, Kupfer Folie Fläche Stundorte, und Layout Werkzeuge muss erfüllen mit die Einschränkungen generiert von diese Bedingungen. DRK überprüft ob die ganze Design entspricht mit diese Einschränkungen, einschließlich Linie Breite, Abstund, und Raum Anfürderungen (solche as Fläche und Höhe Einschränkungs), etc. . A sehr einfach Beispiel is die steigen Zeit Einschränkung, die is allgemein set zu a konstant 1.5ns. Nach zu dies Zustund, die Spur Länge Einschränkung kann be erhalten, dass is, 5,800mil/ns Zeiten die steigen Zeit von 1.5ns. A leicht mehr komplex Beispiel is die Element Abstund, die is bestimmt von Multiplikation die Tangente von die Erkennung Winkel von die Gerät Höhe, die gibt die Element Abstund Wert.

Hierarchisch Management: A Major Leistungen von parametrisch Einschränkungen is dass sie/Sie kann be behundelt hierarchisch. For Beispiel, die global Linie Breite Regel kann be verwendet as a Design Einschränkung in die ganze Design. Von Kurs, dort sind individuell Regionen or Knoten dass kann nicht Kopie dies Grundsatz. Bei dies Zeit, die hoch Einschränkungen kann be umgangen und die niedriges Niveau Einschränkungen in die hierarchisch Design kann be verwendet.
1) Design Einschränkungen für all Objekte ohne undere Einschränkungen.
2) Hierarchisch Einschränkungen für Objekte on a bestimmte Ebene.
3) Knoten Typ Einschränkungen for all Knoten enthalten in a bestimmte Typ.
4) Knoten Einschränkungen, verwendet for a bestimmte Knoten.
5) Klassenübergreifend Einschränkungen, die repräsentieren Einschränkungen zwischen two Typen von Knoten.
6) Raum Einschränkungen for all Geräte in a Raum.
7) Gerät Einschränkungen, for a bestimmte Gerät.

Beispiel 1: Linie Breite = f (Impedanz, Ebene Abstund, dielektrisch konstant, Kupfer Folie Höhe)
Here is an Beispiel von wie parametrisch Einschränkungen kann be verwendet as Design Regeln zu Steuerung Impedanz. As erwähnt früher, die Impedanz is a Funktion von die dielektrisch konstant, die Entfernung zu die Nahschaltung Ebene, die Breite und Höhe von die Kupfer Linie. Seit die Impedanz erfBestellunglich von die Design hat wurden bestimmt, diese vier Parameter kann be wirdkürlich eingenommen as die relevant Variablen zu Umschreiben die Impedanz Formel, in die meisten Fälle die nur Parameter dass die Designer kann Steuerung is die Linie Breite. Weil von dies, die Einschränkungen on Linie Breite sind a Funktion of impedance, dielektrisch konstant, Entfernung zu Nahlinie Ebenen, und Kupfer Folie Höhe. Wenn die Formel is definiert as a Ebene Einschränkung und die Herstellung Prozess Parameter are definiert as a Design Ebene Einschränkung, die Software wird auzumatisch nurieren die Linie Breite to kompensieren wenn die entworfen Linie Ebene Änderungen. In die gleiche Weg, if die entworfen Schaltung board is produziert von eine undere Prozess und die Kupfer Folie Höhe is geändert, nur ändern die Kupfer Folie Höhe Parameter in die Design Ebene wird Ursache die relevant Regeln in die Ebene to be automatisch neu berechnet.

Beispiel 2: Gerät Intervall = max(default Intervall, f(Gerät Höhe, Erkennung Winkel)
Die offensichtlich Leistungen of Verwendung beide parametrisch Einschränkungen und Design Regel Prüfung is dass die parametrisch Ansatz is sehr tragbar und überwachbar wenn die Design is modifiziert. Dies Beispiel Swies wie die Gerät Abstund is bestimmt von Prozess Eigenschaften und Prüfung Anforderungen. Die oben Formel zeigt an dass die Gerät Abstund is a Funktion of Gerät Höhe und Inspektion Winkel. Normalerweise die Erkennung angle is a konstant for die ganze board, so it kann be definiert at die Design Ebene. Wann die Inspektion is geändert to a unterschiedlich Maschine, die ganze Design kann be aktualisiert einfach von betreten neu Werte in die Design Ebene. Nach betreten die neu Maschine Leistung Parameter, die Designer kann einfach run die DRK to check ob die Gerät Abstand Konflikte mit die neu Abstand Wert to wissen if die Design is machbar, eher als Analyse and Korrektur and dann Erforderlich a hart Berechnung for die neu Abstand Viel einfacher.

Beispiel 3: Komponente Layout
In Zusatz to Organisation Design Objekte and Einschränkungen, Design Regeln kann auch be verwendet for Komponente Platzierung, die Mittel dass it kann detektieren wo to Ort Geräte basiert on Einschränkungen ohne Einführung Fehler. Die hervorgehoben Teil in Abbildung 1 is die Gerät Platzierung Fläche dass trifft physisch Einschränkungen (solche as Abstand von board Kanten and Gerät Abstand, etc.), and Abbildung 2 Highlights die device Platzierung Fläche dass trifft elektrisch Einschränkungen, such as Spur Länge, Abbildung 3 Nur die Fläche dass erfüllt die Raum Einschränkung is gezeigt, Abbildung 4 is die Kreuzung of die Teile in die zuerst 3 Zahlen, dies is die wirksam Layout Fläche, and die Geräte platziert in dies Fläche kann befriedigen all die Einschränkungen. In Tatsache, Erzeugung Einschränkungen in a modular Mode kann stark Verbesserung ihre Wartbarkeit and Wiederverwendbarkeit. Neu Ausdrücke kann be generiert von verweisen to die Einschränkung Parameter of die unterschiedlich Ebenen of die vorherige Bühne, such as die oben Ebene Linie Breite abhängig on die Entfernung and Kupfer Linie height of die oben Ebene and die Variablen Temp and Diel_Const in die Design Ebene. Anmerkung dass Design Regeln are angezeigt in aufsteigend order, and ändern a hoch Einschränkung will sofort Auswirkungen all Ausdrücke Referenzierung dass constraint.


Design Wiederverwendung and Dokumentation
Not nur kann parametrisch Einschränkungen signifikant Verbesserung die initial Design Prozess, aber sie/Sie are auch mehr nützlich for Engineering Änderungen and Design Wiederverwendung. Einschränkungs kann be Teil of die Design, System, and Dokumentation, if not nur in die Geist of die Ingenieur or Designer , dann sie/Sie kann langsam vergessen wenn sie/Sie bewegen on to andere Projekte. Einschränkung Dokumente document die elektrisch Leistung Regeln dass sollte be gefolgt während die Design Prozess and Bereitstellung andere mit an Gelegenheit to verstehen die Designer's Absicht so dass diese Regeln kann be leicht angewandt to neu Herstellung Prozesse or geändert basiert on elektrisch Leistung Anforderungen. Zukunft Wiederverwender kann auch wissen the exakt Design Regeln and machen Änderungen von betreten neu Prozess Anforderungen ohne haben to raten at Fragen such as how Linie Breiten are erhalten. The Parametrisch Constraint Editor erleichtert Leiterplatte Layout and Routing under multidimensional Einschränkungen, wieder Aktivieren Automatisches Routing Software and Design Regeln to be vollständig geprüft gegen komplex elektrisch and Prozess Anforderungen, eher als just Erfahrung or einfach, nutzlos Designs Regel. The result is a erfolgreich Leiterplatte design dass reduziert or auch eliminiert Prototyping.