Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
Leiterplatte Blog
Mehrere effektive Methoden für PCB Board Flying Probe Test
Leiterplatte Blog
Mehrere effektive Methoden für PCB Board Flying Probe Test

Mehrere effektive Methoden für PCB Board Flying Probe Test

2022-05-25
View:148
Author:pcb

Leiterplatte flying probe test is one of the methods to Prüfung the electrical function of PCB (open and short circuit test). Ein fliegender Tester ist ein System zum Testen Leiterplattes in einer Fertigungsumgebung. Anstatt alle traditionellen Nagelbettschnittstellen zu verwenden, die auf herkömmlichen In-Circuit-Prüfmaschinen zu finden sind, Bei der Flugsondenprüfung werden vier bis acht unabhängig voneinander gesteuerte Sonden verwendet, die sich auf das zu prüfende Bauteil bewegen. The unit under test (UUT, unit under test) is transported into the testing machine by belt or other UUT conveying system. Dann fixiert, the probes of the tester contact the test pads and vias to test the individual components of the unit under test (UUT). Test probes are connected to drivers (signal generators, Netzteile, etc.) and sensors (digital multimeters, Frequenzzähler, etc.) through a multiplexing system to test components on the UUT. Während ein Element getestet wird, Andere Elemente der UUT werden durch den Sonde elektrisch abgeschirmt, um Lesestörungen zu vermeiden.

Leiterplatte

Die Schritte zur Erstellung des Flugprobenprogramms:

1ï¼­Importieren der Ebenendatei, check, arrangieren, align, etc., und benennen Sie dann die beiden äußeren Schichten in Frontheck um. Die innere Ebene wird in Ily02 umbenannt, Ily03, Ily04neg (if it is a negative film), hinten, Rearmneg.
2ï¼­fügen Sie drei Schichten hinzu, Kopieren Sie jeweils die beiden Lötmaskenschichten und die Bohrschicht auf die hinzugefügten drei Schichten, und den Namen in Frommneg ändern, Rearmneg, Mehole. Blinde und vergrabene Durchgänge können met01-02 genannt werden. , met02-05, met05-06 und so weiter.
3ï¼­Verändern Sie den D-Code des kopierten Wegs von neg und wieder auf eine Runde von 8mil. Wir nennen den vorderen Prüfpunkt und den hinteren Prüfpunkt den hinteren Prüfpunkt.
4ï¼­das NPTH­Loch löschen, Finden Sie das Durchgangsloch entsprechend der Linie, und das Ausnahmeloch definieren.
5ï¼­Verwendung von Fron und Mehole als Bezugsschicht, Ändern Sie die fronmleg-Ebene auf ein, und überprüfen Sie, ob sich die Prüfpunkte an der Fensteröffnung des vorderen Schichtkreises befinden. Prüfpunkte in Löchern größer als 100 mil sollen zur Prüfung auf den Lötring verschoben werden. Die Prüfpunkte am BGA, die zu dicht sind, sollten verlegt werden. Einige redundante Zwischenprüfpunkte können entsprechend gelöscht werden. Die hintere Schicht arbeitet gleich.
6ï¼­Kopieren Sie den sortierten Prüfpunkt von der Neg in die Fronschicht, und kopieren Sie den Rearnleg auf die hintere Ebene.
7ï¼­■ Alle Ebenen aktivieren und auf 10­Ebene wechseln,10mm.
8ï¼­Die Ausgabegerber-Datei heißt von, ily02, Ily03, ily04neg, Ilyo5neg, hinten, von mmneg, Rearmneg, Mehole, met01-02, met02-09, met09-met10 Schichten. Dann verwenden Sie Ediapv Software


1) Importieren Sie alle Gerber-Dateien wie fron, ily02, ily03, ily04neg, ilyo5neg, rearnleg, mehole, met01-02, met02-09, met09-met10 Schichten.

2) Erzeugen Sie das Netzwerk. Nettoannotation des Artwork-Buttons.

3) Testdateien erzeugen. Machen Sie Testprogramme Taste, geben Sie den D-Code des Testlochs ein.

4) Save.
5) Set the reference point and you are done. Dann nehmen Sie es zur fliegenden Sondenmaschine und testen Sie es.
5.1 Die Verwendung dieser Methode, um Testdateien zu erstellen, macht oft viele Testpunkte, und die Zwischenpunkte können nicht automatisch gelöscht werden.
5.2 Der Test des Lochs ist nicht gut ergriffen. Looking at the generated connectivity (open) test points in ediapv, Es gibt keine Prüfpunkte für einzelne Löcher. Ein weiteres Beispiel: Es gibt eine Linie auf einer Seite des Lochs, aber es gibt keine Linie auf der anderen Seite. Logisch, Das Loch sollte auf der Seite ohne die Leine getestet werden. Allerdings, Die durch ediapv Konvertierung generierten Testpunkte sind zufällig, manchmal falsch nach richtig und falsch.
5.3 Wenn es kein Fenster für die REAR Oberflächenlötmaske gibt, Der Name der REAR-Ebene kann als anderer Name benannt werden, damit der Messpunkt nicht unerklärlich aus dem EDIAPV ausläuft Leiterplatte.