Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
Leiterplatte Blog

Leiterplatte Blog - Entwurfsmethode der digitalen Hochgeschwindigkeits-Leiterplatte für Signalintegrität

Leiterplatte Blog

Leiterplatte Blog - Entwurfsmethode der digitalen Hochgeschwindigkeits-Leiterplatte für Signalintegrität

Entwurfsmethode der digitalen Hochgeschwindigkeits-Leiterplatte für Signalintegrität

2022-06-23
View:206
Author:pcb

Dieser Beitrag stellt eine Designmethode für ein digitales Hochgeschwindigkeitssignal vor Leiterplatte basierend auf Computeranalyse der Signalintegrität. In dieser Konstruktionsmethode, erstens, ein Signalübertragungsmodell am Leiterplatte Pegel wird für alle digitalen Hochgeschwindigkeitssignale festgelegt, und dann wird der Designlösungsraum durch die Berechnung und Analyse der Signalintegrität gefunden, und die Leiterplatte wird auf der Grundlage des Lösungsraums vervollständigt. Entwurf und Prüfung.


Mit der Zunahme der Ausgangsschaltgeschwindigkeit integrierter Schaltkreise und der Zunahme der Leiterplattendichte ist die Signalintegrität zu einem der Probleme geworden, die beim Design von Hochgeschwindigkeits-digitalen Leiterplatten betroffen sein müssen. Faktoren wie die Parameter von Komponenten und Leiterplatten, das Layout von Komponenten auf der Leiterplatte und die Verdrahtung von Hochgeschwindigkeitssignalen können zu Signalintegritätsproblemen führen, was zu instabilem Systembetrieb oder gar keiner Arbeit führt. Wie man den Signalintegritätsfaktor im PCB-Designprozess vollständig berücksichtigt und effektive Steuerungsmaßnahmen ergreift, ist heute ein heißes Thema in der PCB-Designindustrie geworden. Die digitale Hochgeschwindigkeits-PCB-Designmethode, die auf Computeranalyse der Signalintegrität basiert, kann die Signalintegrität des PCB-Designs effektiv realisieren.


Leiterplatte


1. Überblick über die Probleme der Signalintegrität

Signalintegrität (SI) bezieht sich auf die Fähigkeit eines Signals, mit dem richtigen Timing und der richtigen Spannung in einer Schaltung zu reagieren. Eine Schaltung hat eine gute Signalintegrität, wenn die Signale in der Schaltung den IC mit dem erforderlichen Timing, der Dauer und der Spannungsamplitude erreichen können. Umgekehrt tritt ein Signalintegritätsproblem auf, wenn das Signal nicht richtig reagiert. Im Großen und Ganzen manifestieren sich Probleme mit der Signalintegrität hauptsächlich in fünf Bereichen: Verzögerung, Reflexion, Übersprechen, simultanes Schaltrauschen (SSN) und elektromagnetische Verträglichkeit (EMI). Die Verzögerung bedeutet, dass das Signal mit einer begrenzten Geschwindigkeit auf die Drähte der Leiterplatte übertragen wird. Das Signal wird vom Sender zum Empfänger gesendet, und es gibt eine Übertragungsverzögerung dazwischen. Die Verzögerung des Signals hat einen Einfluss auf das Timing des Systems. In digitalen Hochgeschwindigkeitssystemen wird die Ausbreitungsverzögerung hauptsächlich durch die Länge des Drahtes und die dielektrische Konstante des Mediums um den Draht bestimmt. Wenn die charakteristische Impedanz des Drahtes auf der Leiterplatte (die Übertragungsleitung im digitalen Hochgeschwindigkeitssystem genannt) nicht mit der Lastimpedanz übereinstimmt, nachdem das Signal das Empfangsende erreicht hat, wird ein Teil der Energie entlang der Übertragungsleitung zurückgespiegelt, wodurch die Signalwellenform verzerrt und sogar das Signal über- und unterschreitet wird. Wenn das Signal auf der Übertragungsleitung hin und her springt, kann es Klingeln und Klingeln verursachen. Da es gegenseitige Kapazität und gegenseitige Induktivität zwischen zwei Geräten oder Drähten auf der Leiterplatte gibt, wenn sich das Signal auf einem Gerät oder einem Draht ändert, wirkt sich seine Änderung auf andere Geräte oder andere Geräte durch gegenseitige Kapazität und gegenseitige Induktivität aus. Draht, das ist Übersprechen. Die Stärke des Übersprechens hängt von der Geometrie und dem gegenseitigen Abstand von Gerät und Drähten ab.


Wenn viele digitale Signale auf der Leiterplatte synchron geschaltet werden (wie der Datenbus der CPU, der Adressbus usw.), wird aufgrund der Impedanz auf der Stromleitung und der Erdungsleitung synchrones Schaltrauschen erzeugt, und die Erdungsebene prallt auf der Erdungsleitung. Rauschen (abgekürzt für Ground Bounce). Die Stärke des SSN und des Erdungspralls hängt auch von den IO-Eigenschaften der integrierten Schaltung, der Impedanz der Stromversorgungsschicht und der Masseebene-Schicht der Leiterplatte und dem Layout und der Verdrahtung der Hochgeschwindigkeitsgeräte auf der Leiterplatte ab.Darüber hinaus haben Leiterplatten, wie andere elektronische Geräte, auch elektromagnetische Kompatibilitätsprobleme, die hauptsächlich mit dem Layout und den Verdrahtungsmethoden von Leiterplatten zusammenhängen.


2. Traditionell Leiterplatte Konstruktions methode

Im traditionellen Designprozess besteht das Design der Leiterplatte aus Schritten wie SchaltungsDesign, LayoutDesign, Leiterplattenproduktion, Messung und Debugging. In der Schaltungsdesignphase kann das Schaltungsdesign aufgrund des Fehlens effektiver Analysemethoden und Mittel für die Übertragungseigenschaften des Signals auf der tatsächlichen Leiterplatte im Allgemeinen nur gemäß den Komponentenherstellern und Vorschlägen und früheren Designerfahrungen durchgeführt werden. Daher ist es für ein neues Designprojekt in der Regel schwierig, die richtige Auswahl von Faktoren wie Signaltopologie und Bauteilparametern entsprechend der spezifischen Situation zu treffen. In der PCB Layout design phase ist es auch schwierig, die Signalleistungsänderungen zu analysieren und zu bewerten, die durch das Komponentenlayout und das Signalrouting der Leiterplatte in Echtzeit verursacht werden, so dass die Qualität des Layoutdesigns stärker von der Erfahrung des Designers abhängt. In der Leiterplatten produktionsphase haben die Parameter der Leiterplatte und der Komponenten im Allgemeinen einen großen Toleranzbereich, wodurch die Leistung der Leiterplatte schwieriger zu kontrollieren ist, da die Prozesse jeder Leiterplattenhersteller und Komponentenhersteller nicht genau gleich sind. Im traditionellen PCB-Board-Design-Prozess kann die Leistung der Leiterplatte nur durch Instrumentenmessung beurteilt werden, nachdem die Produktion abgeschlossen ist. Probleme, die in der Debugging-Phase der Leiterplatte gefunden werden, müssen im nächsten Leiterplattendesign geändert werden. Schwieriger ist jedoch, dass einige Probleme oft schwer in die Parameter des vorherigen Schaltungsdesigns und Layoutdesigns zu quantifizieren sind. Daher ist es bei komplexeren Leiterplatten im Allgemeinen notwendig, den oben genannten Prozess viele Male zu wiederholen, um schließlich die Designanforderungen zu erfüllen. Es kann gesehen werden, dass bei der traditionellen Leiterplattendesignmethode der Produktentwicklungszyklus lang ist und die Kosten für Forschung und Entwicklung entsprechend hoch sind.


3. Leiterplatten design methode basierend auf Signalinte gritätsanalyse

Der Leiterplattendesignprozess, der auf der Signalintegritätscomputeranalyse basiert, wird in Abbildung 2 gezeigt.Verglichen mit der traditionellen Leiterplattendesignmethode weist das auf der Signalintegritätsanalyse basierende Designverfahren die folgenden Eigenschaften auf: Vor dem Leiterplattendesign wird zuerst das Signalintegritätsmodell der digitalen Hochgeschwindigkeitssignalübertragung etabliert. Entsprechend dem SI-Modell wird eine Reihe von Voranalysen auf das Problem der Signalintegrität durchgeführt, und die geeigneten Komponententypen, Parameter und Schaltungstopologie werden entsprechend den Ergebnissen der Simulationsberechnung als Grundlage für den Schaltungsdesign ausgewählt. Im Prozess des Schaltungsdesigns wird das Entwurfsschema zur Signalintegritätsanalyse an das SI-Modell gesendet, und der Toleranzbereich von Komponenten und Leiterplattenparametern, die möglichen Topologiestruktur und Parameteränderungen im Leiterplattenlayout-Design und andere Faktoren werden integriert, um das Design zu berechnen und zu analysieren. Der Lösungsraum des Schemas. Nachdem das Schaltungsdesign abgeschlossen ist, sollte jedes digitale Hochgeschwindigkeitssignal einen kontinuierlichen und erreichbaren Lösungsraum haben. Das heißt, wenn sich die Parameter der Leiterplatte und der Komponenten innerhalb eines bestimmten Bereichs ändern, das Layout der Komponenten auf der Leiterplatte und die Verdrahtungsmethode der Signalleitungen auf der Leiterplatte eine gewisse Flexibilität aufweist, kann die Signalintegrität immer noch gewährleistet werden. Erforderlich. Bevor das Layoutdesign der Leiterplatte beginnt, wird der Grenzwert jedes erhaltenen Signallösungsraums als Bedingung des Layoutdesigns verwendet, der als Designgrundlage für das Layout und die Verdrahtung der Leiterplatte verwendet wird. Während des PCB-Layoutdesignprozesses wird das teilweise oder vollständig abgeschlossene Design zur Analyse der Signalintegrität nach dem Design an das SI-Modell zurückgesendet, um zu bestätigen, ob das tatsächliche Layoutdesign die erwarteten Anforderungen an die Signalintegrität erfüllt. Wenn die Simulationsergebnisse die Anforderungen nicht erfüllen können, muss das Layout-Design oder sogar das Schaltungsdesign geändert werden, was das Risiko eines Produktausfalls durch unsachgemäße Konstruktion verringern kann. Nachdem das Leiterplattendesign abgeschlossen ist, kann die Leiterplattenproduktion durchgeführt werden. Der Toleranzbereich der Leiterplattenherstellungsparameter sollte innerhalb des Lösungsraums der Signalintegritätsanalyse liegen. Nachdem die Leiterplatte hergestellt wurde, wird das Instrument verwendet, um die Richtigkeit des SI-Modells und der SI-Analyse zu messen und zu debuggen, um die Richtigkeit des SI-Modells und der SI-Analyse zu überprüfen und diese als Grundlage für die Korrektur des Modells zu verwenden. Auf der Grundlage des richtigen SI-Modells und der Analysemethode kann die Leiterplatte ohne oder mit nur wenigen wiederholten Änderungen am Design und der Produktion finalisiert werden, was den Produktentwicklungszyklus verkürzen und die Entwicklungskosten senken kann.


4. Signalintegritätsanalysemodell

Bei der Leiterplattendesignmethode, die auf der Signalintegritätscomputeranalyse basiert, ist der wichtigste Teil die Etablierung des Signalintegritätsmodells auf Leiterplattenebene, das sich von der traditionellen Designmethode unterscheidet. Die Richtigkeit des SI-Modells bestimmt die Richtigkeit des Entwurfs, und die Baubarkeit des SI-Modells bestimmt die Machbarkeit dieser Entwurfsmethode.


Modell 4.1. SI des Leiterplattendesigns

Es gibt bereits eine Vielzahl von Modellen, die für die Analyse der Signalintegrität auf Leiterplattenebene im elektronischen Design verwendet werden können. Unter ihnen gibt es drei häufig verwendete, nämlich SPICE, IBIS und Verilog-A.


a. SPICE-Modell

SPICE ist ein leistungsstarker universeller analoger Schaltungssimulator. Jetzt ist SPICE-Modell weit verbreitet im elektronischen Design und abgeleitet zwei Hauptversionen: HSPICE und PSPICE, HSPICE wird hauptsächlich im integrierten Schaltungsdesign verwendet, und PSPICE wird hauptsächlich im PCB-Board- und Systemdesign verwendet. Das SPICE-Modell besteht aus zwei Teilen: Modellgleichungen und Modellparameter. Da die Modellgleichungen bereitgestellt werden, können das SPICE-Modell und der Algorithmus des Simulators eng miteinander verknüpft werden und bessere Analyseeffizienz und Analyseergebnisse erzielt werden. Wenn das SPICE-Modell verwendet wird, um SI-Analysen auf Leiterplattenebene durchzuführen, müssen Entwickler und Hersteller von integrierten Schaltungen detaillierte und genaue SPICE-Modelle bereitstellen, die die Teilschaltungen der integrierten Schaltungen I/O-Einheiten und Fertigungsparameter der Halbleitereigenschaften beschreiben. Da diese Materialien in der Regel zum geistigen Eigentum und zur Vertraulichkeit von Designern und Herstellern gehören, werden nur wenige Halbleiterhersteller entsprechende SPICE-Modelle zusammen mit Chipprodukten anbieten. Die analytische Genauigkeit des SPICE-Modells hängt hauptsächlich von den Parametern des Modells (d.h. der Art der Daten) und dem anwendbaren Bereich der Modellgleichungen ab. Die Modellgleichungen können auch die Genauigkeit der Analyse beeinflussen, wenn sie mit verschiedenen digitalen Simulatoren kombiniert werden. Darüber hinaus ist die SPICE-Modellsimulationsberechnung auf Leiterplattenebene relativ groß und die Analyse ist zeitaufwendig.


b. IBIS-Modell

Das IBIS-Modell wurde ursprünglich von der Intel Corporation für die Analyse der digitalen Signalintegrität auf Leiterplattenebene und Systemebene entwickelt. Es wird nun vom IBIS Open Forum verwaltet und ist ein offizieller Industriestandard (EIA/ANSI 656-A).Das IBIS-Modell verwendet die Form von I/V- und V/T-Tabellen, um die Eigenschaften von digitalen integrierten Schaltungen I/O-Zellen und Pins zu beschreiben. Da das IBIS-Modell das interne Design der I/O-Zellen und der Transistor-Fertigungsparameter nicht beschreiben muss, wurde es von Halbleiterherstellern begrüßt und unterstützt. Alle großen Hersteller digitaler Schaltkreise sind nun in der Lage, das entsprechende IBIS-Modell zusammen mit dem Chip bereitzustellen. Die analytische Genauigkeit des IBIS-Modells hängt hauptsächlich von der Anzahl der Datenpunkte und dem Datengrad in den I/V- und V/T-Tabellen ab.Da die PCB-Board-Level-Simulation basierend auf dem IBIS-Modell die Nachschlagetabellenberechnung übernimmt, ist der Berechnungsbetrag klein, normalerweise nur 1/10 bis 1/100 des entsprechenden SPICE-Modells.


c. Verilog-AMS-Modell und VHDL-AMS-Modell

Verilog AMS und VHDL-AMS gibt es seit weniger als vier Jahren und sind neue Standards. Als Modellierungssprachen auf Hardwareverhaltensebene sind Verilog AMS und VHDL AMS Supersets von Verilog bzw. VHDL, während Verilog A eine Teilmenge von Verilog-AMS ist. Im Gegensatz zu SPICE und IBIS modellen ist es in der AMS-Sprache Sache des Benutzers, die Gleichungen zu schreiben, die das Verhalten der Komponenten beschreiben. Ähnlich wie das IBIS-Modell ist die AMS-Modellierungssprache ein unabhängiges Modellformat, das in vielen verschiedenen Arten von Simulationswerkzeugen verwendet werden kann.AMS-Gleichungen können auch auf vielen verschiedenen Ebenen geschrieben werden: Transistor-Ebene, I/O-Zellenebene, I/O Zellgruppe usw. Da Verilog AMS und VHDL AMS neue Standards sind, können bisher nur wenige Halbleiterhersteller AMS-Modelle anbieten und es gibt weniger Simulatoren, die AMS unterstützen können als SPICE und IBIS. Die Machbarkeit und Rechengenauigkeit des AMS-Modells in der Analyse der Signalintegrität auf PCB-Ebene ist jedoch denen der SPICE- und IBIS-Modelle nicht unterlegen.


4.2 Modellauswahl

Da es kein einheitliches Modell gibt, um alle Signalintegritätsanalysen auf PCB-Ebene durchzuführen, ist es beim Design von digitalen Hochgeschwindigkeits-Leiterplatten notwendig, die oben genannten Modelle zu mischen, um das Übertragungsmodell von Schlüsselsignalen und Sensorsignalen zu etablieren. Für diskrete passive Geräte kann das vom Hersteller bereitgestellte SPICE-Modell gesucht oder ein vereinfachtes SPICE-Modell erstellt und direkt durch experimentelle Messungen verwendet werden. Bei kritischen digitalen integrierten Schaltungen muss das vom Hersteller bereitgestellte IBIS-Modell gesucht werden. Derzeit sind die meisten IC-Designer und Hersteller in der Lage, das erforderliche IBIS-Modell zusammen mit dem Chip über die Website oder andere Mittel bereitzustellen. Bei nicht kritischen integrierten Schaltungen, wenn das IBIS-Modell des Herstellers nicht erhalten werden kann, kann je nach Funktion der Chippins auch ein ähnliches oder standardmäßiges IBIS-Modell ausgewählt werden. Natürlich kann auch ein vereinfachtes IBIS-Modell durch experimentelle Messungen etabliert werden. Für die Übertragungsleitung auf der Leiterplatte kann das vereinfachte SPICE-Modell der Übertragungsleitung in der Voranalyse der Signalintegrität und der Lösungsraumanalyse verwendet werden, und in der Analyse nach der Verdrahtung muss das komplette SPICE-Modell der Übertragungsleitung entsprechend dem tatsächlichen Layoutentwurf verwendet werden.


5. Kombination von Konstruktionsmethoden mit bestehender EDA-Software

Derzeit gibt es keine integrierte EDA Software in der Leiterplattendesignindustrie, um die obige Designmethode zu vervollständigen, so dass es durch die Kombination einiger allgemeiner Softwaretools realisiert werden muss. Verwenden Sie allgemeine SPICE-Software (wie PSPICE, HSPICE usw.), um SPICE-Modelle für diskrete, passive Geräte und Übertragungsleitungen auf Leiterplatten zu erstellen und zu debuggen und zu überprüfen. Fügen Sie das erhaltene SPICE/IBIS-Modell jeder Komponente und Übertragungsleitung der allgemeinen Signalintegritätsanalysesoftware hinzu, wie SPECCTRAQuest, HyperLynx, Tau, IS Analyzer usw.legen Sie das SI-Analysemodell des Signals auf der Leiterplatte fest und führen Sie die Analyse der Signalintegrität durch Analytische Berechnungen. Verwenden Sie die Datenbankfunktion der SI-Analysesoftware oder verwenden Sie andere allgemeine Datenbanksoftware, um die Ergebnisse des Simulationsvorgangs weiter zu organisieren und zu analysieren, um nach einem idealen Lösungsraum zu suchen. Unter Berücksichtigung des Grenzwerts des Lösungsraums als Grundlage des PCB Schaltungsdesigns und der Einschränkungen des Layoutdesigns wird EDA-Software für das allgemeine PCB-Design, wie OrCAD, Protel, PADS, PowerPCB, Allegro und Mentor, verwendet, um PCB Schaltungsdesign und Layout design abzuschließen. Wenn das Layoutdesign der Leiterplatte abgeschlossen ist, können die Parameter der tatsächlichen Designschaltung (wie Topologie, Länge, Abstand usw) automatisch oder manuell durch die obige Layoutdesignsoftware extrahiert und zur Verdrahtung an die vorherige Signalintegritätsanalysesoftware zurückgesendet werden. SI-Analyse, um zu überprüfen, ob das tatsächliche Design den Anforderungen des Lösungsraums entspricht. Wenn die Leiterplatte hergestellt wird, kann die Richtigkeit jedes Modells und der Simulationsberechnung auch durch die Messung des Versuchsinstruments überprüft werden.


Die Konstruktions methode hat eine starke praktische Bedeutung für die Werkzeugauslegung und Entwicklung digitaler Leiterplatten, die nicht nur die Werkzeugleistung des Produktdesigns effektiv verbessern können,aber auch den Produktentwicklungszyklus erheblich verkürzen und Entwicklungskosten senken.Es ist absehbar,dass mit der kontinuierlichen Verbesserung und Verbesserung des Signalintegritätsanalysemodells und des Berechnungsanalysealgorithmus, die Leiterplatte Konstruktionsmethode basierend auf der Signalintegrität Computer analyse wird mehr und mehr im Design von elektronischen Produkten angewendet.