Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
PCBA-Technologie

PCBA-Technologie - Schweiß- und Goldstumpflötstellen in der SMT-Chipverarbeitung

PCBA-Technologie

PCBA-Technologie - Schweiß- und Goldstumpflötstellen in der SMT-Chipverarbeitung

Schweiß- und Goldstumpflötstellen in der SMT-Chipverarbeitung

2021-11-09
View:407
Author:Will

Das Phänomen des Lötstellenschälens tritt meist beim Durchgangswellenlöten auf, aber es ist auch im SMT Reflow Lötprozess aufgetreten. Das Phänomen ist, dass es einen Fehler und ein Schälen zwischen der Lötstelle und dem Pad gibt. Der Hauptgrund für dieses Phänomen ist der große Unterschied zwischen dem Wärmeausdehnungskoeffizienten der bleifreien Legierung und dem Substrat, das beim Fixieren der Lötstelle zu viel Spannung im geschälten Teil verursacht. Um sie zu trennen, Die nichteutektische Natur einiger Lötlegierungen ist auch einer der Gründe für dieses Phänomen. Daher, Es gibt zwei Möglichkeiten, mit diesem Problem umzugehen Leiterplatte Problem. Eine ist, eine geeignete Lötlegierung auszuwählen; Die andere ist, die Abkühlrate so zu steuern, dass die Lötstellen so schnell wie möglich erstarren, um eine starke Bindungskraft zu bilden. Zusätzlich zu diesen Methoden, Die Größe der Spannung kann auch durch Auslegung reduziert werden, das ist, Die Kupferringfläche des Durchgangslochs wird reduziert. Eine beliebte Methode ist die Verwendung von SMD Pad Design, das ist, Begrenzung der Fläche des Kupferrings durch die grüne Lotmaske. Allerdings, dieser Ansatz hat zwei unerwünschte Aspekte. Eine ist, dass das leichte Schälen nicht leicht zu sehen ist; Die andere ist die Bildung von Lötstellen zwischen dem grünen Öl und der Schnittstelle des SMD-Pads, was aus der Sicht des Lebens nicht ideal ist. von.

title=Das Problem der Lötstellenschälung während SMT-Chipverarbeitung und seine Lösung"/>

An den Lötstellen tritt ein Peeling-Phänomen auf, wie in der Abbildung unten gezeigt, genannt Risse oder Reißen (Reißen). Tritt dieses Problem auf den Wellen-Durchgangslötstellen auf, halten einige Lieferanten in der Industrie es für akzeptabel. Hauptsächlich, weil die Schlüsselteile des Durchgangslochs nicht an dieser Stelle sind. Aber wenn es auf den Reflow-Lötstellen erscheint, sollte es als Qualitätsproblem betrachtet werden, es sei denn, der Grad ist sehr klein (ähnlich wie Falten).

title=Die Bruchschicht auf den Lötstellen in der SMT-Patchbearbeitung"/>

Leiterplatte

Das Vorhandensein von Bi wirkt sich sowohl auf Reflow-Lötprozesse als auch auf Wellenlötprozesse aus, d.h. das Lötstellenschälen. Aufgrund der Migrationseigenschaften von Bi-Atomen wandern Bi-Atome nur während und nach dem SMT-Löten an die Oberfläche und zwischen dem bleifreien Lot und dem Kupferpad, was zu einer "abgesonderten" unerwünschten dünnen Schicht führt, die während des Gebrauchs vom Löten und der Leiterplatte begleitet wird. Die CTE-Diskrepanz zwischen der zentralen Beschaffung führt zu vertikalem Schweben und Rissen.

Der Einfluss von Gold in SMT Patch auf Lötstellen

Beim Löten in der Elektronikindustrie ist Gold aufgrund seiner hervorragenden Stabilität und Zuverlässigkeit zu einem der am häufigsten verwendeten Oberflächenbeschichtungsmetalle geworden. Aber als Verunreinigung im Lot ist Gold sehr schädlich für die Duktilität des Lots, da die spröde Sn-Au (Zinn-Gold) intermetallische Verbindung (hauptsächlich AuSn4) im Lot gebildet wird. Obwohl die niedrige Konzentration von AuSn4 die mechanischen Eigenschaften vieler koreanischer zinnhaltiger Lote verbessern kann, werden, wenn der Goldgehalt im Lot 4%, überschreitet, die Zugfestigkeit und Dehnung beim Versagen schnell abnehmen. Die 1,5um dicke reine Gold- und Legierungsschicht auf dem Pad kann während des Wellenlötens vollständig in das geschmolzene Lot aufgelöst werden, und das gebildete AuSn4 reicht nicht aus, um die mechanischen Eigenschaften der Scheibe zu beschädigen. Für den Oberflächenmontageprozess ist die akzeptable Dicke der Goldbeschichtung jedoch sehr gering, und genaue Berechnungen sind erforderlich. Glazer et al. berichteten, dass bei Lötstellen zwischen Kunststoff-Quad-Flat-Package (PQFP) und Kupfer-Nickel-Gold (Cu-Ni-Au) Metallplattierungen auf FR-4 Leiterplatten, wenn die Goldkonzentration 3.0 W/O nicht überschreitet, die Zuverlässigkeit der Lötstellen nicht beschädigt wird.

title=Der Einfluss von Gold und Metallverbindungen in SMT Patch auf Lötstellen"/>

Zu viel IMC gefährdet aufgrund seiner Sprödigkeit die mechanische Festigkeit der Lötstellen und beeinträchtigt auch die Bildung von Lötstellen. Zum Beispiel wird für Lötstellen, die auf der 1.63um Goldschicht von Cu-Ni-Au Pads gebildet werden, 7mil (175um) 91% Metallgehalt Sn63Pb37 No-Clean Lotpaste auf die Pads gedruckt und dann reflowed. Die Sn-Au Metallverbindung wird zu Partikeln und wird in den Lötstellen weit verbreitet.

Bei der PCB-Verarbeitung kann neben der Auswahl einer geeigneten Lötlegierung und der Kontrolle der Dicke der Goldschicht auch die Änderung der Zusammensetzung des goldhaltigen Basismetalls die Bildung intermetallischer Verbindungen reduzieren.