PCB-Technologie - ​ Erstellen Sie Prototypen mit geringer EMV-Störung und PCB-Oberflächenbeschichtung

This article discusses the key steps of building a low electromagnetic interference (EMI) prototype before the microwave anechoic chamber conformance test, einschließlich Entwurf strahlungsarmer Schaltkreise und Prüfung der Vorkompatibilität. Die Vorkompatibilitätsprüfung beinhaltet den Einsatz von 3D-Simulationssoftware zur Simulation des elektromagnetischen Feldes. Leiterplattenlayout Modell- und EMI-Analyse, and then use the spectrum analyzer (SA) to perform near-field electromagnetic scanning of the Prototyp PCB. Endlich, Führen Sie einen Mikrowellen-Schallkammertest durch, um das Design zu überprüfen.

Niedrigster EMI-SchaltungsDesign

Um niedrige Strahlungsemissionen (RE) zu gewährleisten, müssen Best Practice-Erfahrungen bei der Entwicklung von Schaltplänen und Leiterplattenlayouts angewendet werden, einschließlich der Hinzufügung von Ferritkugeln für Stromversorgungsschaltungen, USB-Datenleitungen, Ethernet und anderen Signalen zum Filtern von EMI. Darüber hinaus kann die richtige Platzierung einer ausreichenden Anzahl von Entkopplungskondensatoren auf der Stromversorgungsschleife die Impedanz des Stromverteilungsnetzes minimieren, wodurch die Amplitude der durch die digitale Last erzeugten Rauschwelligkeit verringert und das Risiko von Strahlung verringert wird. Gleichzeitig ist das Closed-Loop-KompensationsnetzwerkDesign der Schaltnetzteil optimiert, um eine stabile geschlossene Schleife zu erreichen, die sicherstellen kann, dass der Spannungsausgang steuerbar ist und die Schaltrauschwellenamplitude minimiert. Die reduzierte Rauschwellenamplitude kann das EMI-Risiko des Prototyps deutlich unterdrücken.

Leiterplatten-Leiterbahnen für hochfrequente oder schnell ansteigende/fallende Kantensignale sollten sich auf die kontinuierliche Schleife beziehen (z. B. auf die Erdungsebene), um das Risiko von EMI zu verringern. Die Spur kann keine Trennebenen und Löcher durchlaufen. Wenn das Signal zwischen Schichten durch Durchkontaktierungen übertragen werden muss, sollte mindestens ein Masseverschluss neben dem Signal über als Rückweg für Signalstrom vom Empfangsende zum Sendeende platziert werden. Wenn es keinen richtigen Rückweg gibt, kann der Rückstrom willkürlich in der Leiterplatte übertragen werden und zu einer potenziellen EMI-Quelle werden.

Ein ausgezeichnetes Erdungsschema ist auch ein Schlüsselfaktor zur Minimierung von EMI. Alle PCB-Designs müssen Masseschleifen vermeiden, da die Masseschleifen einen strahlenden Sender bilden, wenn der Rücksignalstrom passiert. Das Entwerfen des Bodens als breite Bezugsebene kann ein ausgezeichnetes Erdungsschema konstruieren. Die Masseebenen verschiedener Schaltungsgruppen (z. B. Hochfrequenz-, Analog- und Digitalschaltungen) sollten physikalisch getrennt sein, und Schaltungsverbindungen sollten durch Ferritkugeln hergestellt werden, um zu verhindern, dass sich hochfrequentes Rauschen zwischen Schaltungsgruppen ausbreitet.

Nach Abschluss der Leiterplattenlayout design, Simulation sollte für die EMI-Analyse durchgeführt werden, um sicherzustellen, dass die Leiterplatte vor der Herstellung ein geringes Risiko von Strahlungsemissionen aufweist. Das Weglassen von EMI-Simulationen garantiert möglicherweise nicht die EMI-Leistung der Leiterplatte, und wird zur Neugestaltung führen. Wenn die EMI-Simulationsergebnisse den technischen Spezifikationen entsprechen, Der Designer kann mit der Leiterplattenherstellung beginnen, und dann einen Spektrumanalysator verwenden, um elektromagnetische Nahfeld-Scans auf der Prototyp PCB. Vorkompatibilitätstests wie EMI-Simulation und Nahfeld-elektromagnetisches Scannen können das Vertrauen des Konstrukteurs erhöhen, dass der Prototyp eine niedrigere EMI hat. Nach Abschluss des Vorkompatibilitätstests, Das zu prüfende Gerät kann die tatsächliche EMI-Konformitätsprüfung in der schalldämpfenden Kammer durchführen.

Simulation EMI-Analyse

Importieren Sie nach Abschluss des PCB-Layoutdesigns die Layoutdatei in EMPro 2013.07, um eine 3D-EMI-Simulation durchzuführen. Das Differenzsignal wird für die dreidimensionale elektromagnetische Feldsimulation der Finite-Elemente-Methode (FEM) ausgewählt. Dreidimensionale elektromagnetische Feldsimulation ist der Prozess der Einstellung elektromagnetischer Randbedingungen und Modellnetzgröße und Lösung von Maxwells Gleichungen. Um die Genauigkeit der Simulationsergebnisse sicherzustellen, sollte die Grenzgröße auf mehr als das 8-fache der Leiterplattendicke eingestellt werden, und die Gittergröße sollte auf weniger als 1/5 der Leiterplattenbreite eingestellt werden. Der Computer mit dem dreidimensionalen elektromagnetischen Feld muss mit einem Speicher von mehr als 16G und einer Speicherkapazität von mehr als 100G ausgestattet sein, um den reibungslosen Verlauf der Analyse zu gewährleisten.

Richten Sie einen Fernfeldsensor ein, um das emittierte elektromagnetische Feld zu erfassen, und verwenden Sie die EMI-Simulationsvorlage von EMPro, um die Fernfeld-Emissionsleistung zu berechnen, und richten Sie dann eine elektrische Feldsonde in einer Entfernung von 10m ein, um einen Frequenzbereichsantrag zu zeichnen. Dann führen Sie die dreidimensionale elektromagnetische Feldsimulation des Finite Difference Time Domain Method (FDTD) Modus durch und vergleichen Sie mit den Simulationsergebnissen des FEM Modus.

Siehe das Simulationsdiagramm der elektrischen Feldintensität bei 30MHz～1GHz (Abbildung 1) (die Einheit der elektrischen Feldintensität ist dBμV, die Frequenzeinheit ist GHz), das Strahlungsleistungsniveau (blaue Kurve ist FEM-Modus Simulation, rote Kurve ist FDTD-Modus Simulation) ist niedriger als etwa 45dBμV FCC maximale Schwelle (grüne gestrichelte Linie).

Ein Peak der maximalen Leistungsintensität (-66.4dBm) erscheint in der Nähe von 400MHz. Die Spule als Nahfeldsensor bewegt sich innerhalb von 3 Zoll vom zu testenden Gerät entfernt. Die Bandbreite der Auflösung des 30kHz Spektrumanalysators kann eine niedrige Rauschgrenze (-80dBm) erreichen, so dass die Spitzen (Strahlung verschiedener diskreter Frequenzen) deutlich sichtbar sind. Um die Zuversicht zu erhöhen, dass der Prototyp den Fernfeld-EMI-Konformitätstest (3m und 10m) der Mikrowellenschallkammer durchläuft, sollte die Spitzenleistung im nahen Bereich niedriger als -65dBm sein. Die rote Linie zeigt die maximal ausgestrahlte Emissionsleistung von CISPR 11 Klasse A: weniger als 56dBμV im Frequenzbereich von 30MHz bis 1GHz. Die braune Kurve unterhalb der roten Linie stellt das Schutzband dar, das in den EMV-Richtlinien von Keysight (ehemals Agilent) festgelegt ist. Die vertikalen und horizontalen Komponenten der Strahlungswelle werden durch blaue bzw. grüne Kurven dargestellt. Zwei Leistungsspitzen von 38dBμV und 37dBμV erscheinen bei 400MHz und 560MHz Frequenzen und liegen beide unterhalb der maximalen Schwelle.

Low-EMI-Schaltungsdesign und Vorkompatibilitätstests (wie dreidimensionale EMI-Simulation und elektromagnetisches Nahfeld-Scannen) sind sehr wichtig. Sie können unnötige PCB-Wiederaufbereitung vermeiden, Entwicklungskosten und Zeit sparen und die Zeit der EMI-Konformitätsprüfung in Mikrowellenschallkammern verkürzen, um sicherzustellen, dass Elektronik sichergestellt wird. Das Gerät wird rechtzeitig oder sogar im Voraus auf den Markt gebracht.

Oberflächenbeschichtung von Leiterplatten

A. Elektrolytisches Ni/Au: Diese Art der Beschichtung ist die stabilste, aber der Preis ist der höchste.

b. Immersiog Silber Board (Immersiog AG) ist nicht so gut wie vergoldete Beschichtung, und es ist anfällig für Elektromigration und Leckage.

c. Elektrolose Nickel/Goldplatte (ElectrolessNickel? ImmersionAu, ENIG), wenn der Immersionsgoldprozess instabil ist, ist es einfach, schwarze Scheibe zu produzieren.

d. Elektroloses Zinn, das bleifreie Tauchzinn ist noch nicht vollständig ausgereift.

e. Heißluftestrich (Sn/Ag/CuHASL), der Produktionsprozess dieser Beschichtung ist noch nicht vollständig ausgereift.

f. Organische Lötbarkeit Konservierungen (OSP, OrganicSolderabilityPreservations), diese Art von Beschichtung ist die billigste, aber die Leistung ist die schlechteste. Achten Sie bei Verwendung einer OSP-Platine auf die Speicherzeit der Platine zwischen Reflow und zwischen Reflow und Wellenlöten, da der Schutzfilm auf dem Board-Pad nach Hochtemperaturerwärmung beschädigt wird und die Lötbarkeit stark reduziert wird.