精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
IC基板

IC基板 - 無線周波数モジュールパッケージ技術の検討

IC基板

IC基板 - 無線周波数モジュールパッケージ技術の検討

無線周波数モジュールパッケージ技術の検討

2021-08-25
View:1064
Author:Belle

無線通信の分野では、チップスタック技術、パッケージアップパッケージ、パッケージ内パッケージ、その他の形式のアプリケーションシステム統合パッケージ(SiP)を含む多くの異なるパッケージ統合ソリューションが開発されている。これらの技術はフラッシュメモリ製品、グラフィックプロセッサ、デジタル信号プロセッサへの応用に成功し、無線周波数分野での応用もますます多くの研究を得ている。RFモジュールは、受動デバイス、RFIC、電力増幅器(PA)、スイッチングデバイス、電圧レギュレータ、結晶などを含むが、これらに限定されない送信および/または受信機能を有する製品である。RFIC/ASIC/BB/MACなどの受動デバイスは、受動デバイスに比べて比較的小さいサイズである。そのため、受動素子(RCL、フィルタ、バロン、整合器など)の集積はモジュール全体またはパッケージのサイズに重要な影響を与える。


現在、RFモジュールで使用されているパッケージキャリアには主に3種類がある。1つ目は、安価で製造プロセスが成熟しており、良好な熱特性と電気特性があるため、基本電力増幅器デバイスに使用されている積層基板である。積層基板は、様々なモジュールやパッケージに最も広く使用されている。

2つ目は、基材/担体としてセラミックを用いた低温共焼セラミックス(LTCC)技術である。LTCCは多層構造、金属厚が大きく、誘電率が高く、インダクタンス品質因子が高く、電気容量が大きいなどの特徴がある。

第3のタイプは、周知の半導体プロセスを用いて作製されたシリコンまたはガリウム砒素上に形成された薄膜(TF)受動デバイスである。これらのデバイスは、集積受動デバイス(IPD)と呼ばれることがある。それらは小さな寄生効果と電気特性の変動を持つだけでなく、より高い容量を持っている。この特性は、小型モジュールパッケージへの応用に道を開いている。

最初の無線周波数モジュールは、単一チップのリードキー協力を主な相互接続方法として使用した。今では、リードボンディング、逆方向溶接、マルチチップスタックがRFモジュールに同時に使用されています。上記の各モジュールはさまざまな相互接続方法を使用しており、各ソリューションにはその利点と欠点があります。本文では、これらの異なるパッケージソリューションをそれぞれ紹介します。


積層基板パッケージ積層基板は、一般にプリント配線基板(PCB)と呼ばれ、パッケージキャリアに広く使用されており、パッケージ製品の大きなシェアをしっかりと占めている。一般に、RFモジュールパッケージのためには、2〜4層だけで十分である。図1に示すように、積層モジュール製品は、2つのチップが4層積層基板上に逆方向に溶接されている。同時に、0201表面実装(SMT)デバイスもSiPアプリケーションに実装され、2段目の回路基板接続はBGA設定を使用している。

チップスタックパッケージは、フラッシュメモリ、撮影、デジタルIC製品に非常に成功しています。フラッシュメモリ市場では、金線ボンディングで接続された多層チップ(7〜8個)の垂直スタックを見た。このパッケージ技術により、モジュールのサイズが大幅に削減され、アプリケーションのコストが削減されます。

しかし、無線周波数パッケージの過程では、特にパッケージによる寄生効果、例えばリードボンディングの自己インダクタンス、および逆溶接方法におけるチップと回路基板との干渉を防止するために、無線周波数性能の劣化を防止することを考慮する必要がある。これらの低周波数およびデジタル製品のパッケージ化は問題ではないかもしれないが、RFICチップの無線周波数性能に影響を与えることは確かであり、パッケージ設計において考慮しなければならない。この効果は通常、RCL回路と受動素子を用いてモデル化することができる。パッケージの3 Dプロパティでは、電磁(EM)シミュレーションツールを使用してモデルをエクスポートできます。


これらのモデルは、全体的な電気的性能をテストするためにチップモデルと一緒に使用することができます。RFパッケージは通常、単一のアプリケーションに専用です。そのため、新しいパッケージに対して、自身のICモデルと寄生パッケージモデルを含むシステムレベルの設計検証を行う必要があります。


低温共焼セラミックモジュールパッケージ

LTCC技術は、RCLまたは対応する機能ブロックなどの受動コンポーネントを実装するために多層構造を使用する。各層の誘電体層の厚さは20 um〜100 umであり、10〜20層の総積層厚さは0.5 mm〜1 mmである。各層の誘電率は通常7.0〜11.0である。インダクタンスは通常、設計規則によって許可された螺旋によって実現される。インダクタンスの大きさによっては、多くの層を通過することがあります。コンデンサも多層に形成され、より大きな容量値を有することができる。セラミック層間に薄膜バリアを添加して抵抗器を作製することもできる。

多層構造では、螺旋状及び厚い金属層からなるインダクタは、より高いQ値を有することができる。動作周波数が1.0 GHzから6.0 GHzの場合、LTCCパッケージは通常30.0Å50.0に容易に到達でき、これによりLTCC基板上の低損失RFフィルタの実現が容易になる。LTCC多層構造によって実現される中間層キャパシタは、より高い破壊電圧とより良いESD性能を同時に有するRFシステムに十分なキャパシタを提供することができる。

LTCCを基板パッケージとして使用できるアプリケーションは多い。LTCCデバイスは、SiPアプリケーションにおける表面実装デバイス(SMT)などの独立したコンポーネントとして単独で使用することができる。大型LTCC基板はキャリア基板としても使用でき、受動デバイスを埋め込むことができ、LGAまたはQFN形式の入出力接続を提供することができる。その良好な熱伝導性のため、電力増幅器デバイスは基板としてLTCCを使用することが多い。

無線モジュールパッケージ技術

統合受動デバイスパッケージの使用

a.SiP中のデバイスとして受動デバイス(IPD)を集積する

上述の2つのパッケージ方式では、積層基板とLTCC基板のサイズは比較的大きく、基板に多くの受動素子、特に大容量キャパシタを埋め込むことは不可能であるため、後者は相対的に、基板中に十分な高品質因子を有するインダクタンス及び容量を製造することができる。

現在の傾向は、ますます小さくなる受動デバイスを製造し、モジュールまたはパッケージの全体的なサイズを縮小し続けることである。これまで、シリコン基板上であれ、ガリウム砒素基板上であれ、薄膜デバイス技術は依然として容量密度が最も高い技術であった。表1は、これら3つの技術の容量密度を比較したものである。

56 pFキャパシタでは、ピン、サイズ、厚さに関して、フィルムデバイスはディスクリートデバイスよりも競争力がある。小さな形状因子は、薄膜集積受動デバイスをRFモジュールとSiP応用により適したものにする。より大容量のキャパシタ(例えば100 pFより大きい)の場合、ディスクリートデバイスは依然としてサイズの利点を持ち、大容量キャパシタもSMTとして回路基板に実装される。01005個のSMTデバイスが市場に登場している。これらの収縮装置はパッケージのサイズを小さくしますが、その価格はかなり高く、パッケージのコストを増加させます。

適切な基板を選択し、8 umなどの厚い金属層を使用することにより、IPD中に高Qインダクタを製造することができる。ほとんどの半導体メーカーはIPDの製造プロセスを理解しており、このプロセスはより高い性価比を持っている。

薄膜デバイス技術を用いた無線周波数機能ブロック、例えばフィルタ、デュプレクサ、平衡−不平衡変換器などは、小形状因子の利点を十分に利用し、小型でコンパクトな無線周波モジュールやパッケージの製造に広く使用できる。表1に示す容量密度は、シリコン基板を用いてもガリウム砒素基板を用いても、集積受動デバイスを用いて最小のパッケージを製造できることを示している。

b.チップサイズモジュールパッケージ(CSMP)パッケージ技術の傾向は、モジュールまたはSiPをより小さく、より強力にすることである。IPD技術によって製造された受動デバイスは、その小さな形状因子によってより高い集積度の候補となっている。ウェハレベル集積は従来のキャリア基板への需要を排除し、集積されたRCLとRF機能ブロックはチップセットに近い。これにより、パッケージのサイズが小さくなるだけでなく、寄生効果が小さくなり、電気的な性能が向上します。

STATS ChipPACでは、他の集積回路(RFICおよび/またはBBIC)および表面実装装置を搭載するために、大型IPD/シリコンキャリアをバックプレーン構造として使用する新技術を開発しました。すべての回路接続、フィルタ、バロンはIPD/シリコン担体で作られている。モジュールは大きなIPDチップ(10 mm*10 mm*0.25 mm)を基板として構成され、RFICとBBICは基板にフリップ溶接されている。半田ボールは両側に沿って配置され、IPD上でフリップチップ半田付けチップのために十分な空間を確保するために、半田ボールの高さは十分に大きくなければならない。


モジュールが小さくなるにつれて、素子と回路はより小さな領域に圧縮される。言い換えれば、デバイス回路の間隙はより小さい。この積分モードでは、信号の完全性が問題になることがある。電磁シミュレーションツールは、最終的な製造前にパッケージ製品の電気的性能を保証するために、重要な回路と配線干渉を分析するために使用することができます。


例えば、RFとベースバンドチップ(CSMPモジュール)を同時に有するパッケージでは、送信(TX)と受信(RX)チャネルとの間の相互干渉、および受信(RX)が行われる。ベースバンド主周波数クロック高調波が無線周波数通過帯域に落下し、無線通信に弱い受信信号を隠す可能性があるため、後者の発生する干渉を最小化することは特に重要である。


構造スタックパッケージは、低コストで製造が容易で、良好な熱性能と電気性能を有するという利点がある。ほとんどの無線周波数モジュールに適しています。LTCCパッケージは、基板に内蔵された受動素子を有し、より小さな全体サイズ、高Q値インダクタンス、および大きな電気容器もLTCC基板に内蔵されてもよい。また、良好な熱特性により、LTCCは電力増幅器デバイスパッケージに広く応用されている。IPDは小さな形状因子を有し、RFモジュールパッケージに最適である。CSMPはIPD技術のキャリアとして、最も統合されたパッケージを提供することができる。RFICとBBICはいずれもCSMPを使用して小さなパッケージに統合することができます。