精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
IC基板

IC基板 - SRAM—ウエハレベル実装とチップのための要求事項

IC基板

IC基板 - SRAM—ウエハレベル実装とチップのための要求事項

SRAM—ウエハレベル実装とチップのための要求事項

2021-07-12
View:510
Author:Kim

PCBパッケージウェアラブルテクノロジーの将来を語る, ウェアラブル技術革新の将来のコースは明確である.  成功するのは大声ではっきりしている, ウェアラブルエレクトロニクスは小さくて、まだ実行しなければなりません.  本稿は、SRAMにおけるウエハレベルのチップレベルパッケージングのための要件に焦点を合わせている .


足跡を減らす, 全体的なボードスペース, マイクロコントローラは他の世代ごとに小さなプロセスノードに移行する.  同時に, 彼らはより複雑で強力な操作を行うために進化している.  操作がより複雑になるにつれて, キャッシュを増やす緊急の必要性があります.  残念ながら, それぞれの新しいプロセスノードで, 組み込みキャッシュ(組み込みSRAM)の追加が課題になっている理由はたくさんあります, より高いserを含む, 低収量, そして、より高い電力消費.  顧客には、カスタムSRAM要件があります.  MCUのメーカーは、すべての可能なキャッシュサイズを提供するためには、管理するには大きすぎる製品ポートフォリオを持っている必要があります.  これにより、内蔵SRAMをコントローラコアに制限し、外部SRAMを介してキャッシュする必要がある.

しかし, 外部SRAMは大量のPCBボードスペース, 外部SRAMを用いた小型化の挑戦.  その6トランジスタアーキテクチャのため, 外部SRAMをより小さなプロセスノードに移植することによって外部SRAMのサイズを小さくすることは、小型化された埋め込みSRAM.

このことは、このような古くからの問題の次の選択肢になる。外部SRAMのチップ・パッケージとチップサイズの比を減らすこと.  通常, SRAMチップ(1/10サイズ)を1つ取り出し、その後、複雑なマルチチップパッケージ(MCP)または3 Dパッケージ技術(SIPシステムレベルパッケージとも呼ばれる)を使用してMCUチップとパッケージ化する.  しかし、このアプローチは重要な投資を必要とし、最大の製造業者にとってのみ可能である.  設計展望から, SIPのコンポーネントが容易に交換されないので、これも柔軟性を減らします.  例えば, 新しい技術SRAMが利用できるなら, 簡単にSRAMチップをSIP.  パッケージ内のベアチップを置き換えるには, 全体のSIPを再認証する必要があります.  再投資は再投資とより多くの時間を必要とする. 


また、MCUからのトラブルを考慮せずに、MCUからSRAMを除く間、ボードスペースを節約する方法があります?  コア‐チップサイズ比へ戻る, 我々は、大幅な改善のための部屋を参照してください.  金型に密着したパッケージがあるかどうかをチェックしないか?  言い換えれば, あなたが解けないならば, サイズ縮尺を減らしてください.

現在の最先端の方法は、WLCSP(ウェハレベルのチップレベルパッケージ)を使用することでチップパッケージのサイズを小さくすることです。WLCSPは、ウエハから個々のユニットを小さな部分に切断し、パッケージ内に組み立てる技術を指す. このデバイスは、本質的に、任意のボンディングラインまたは中間層接続を必要としない、隆起したドット又は球形のアレイパターンを有する裸のチップである. 仕様に応じて, チップレベルパッケージの面積はチップの面積より20%大きい. このプロセスは現在革新的なレベルに達しており、メーカーはチップ面積を増やすことなくCSPコンポーネントを生産することができます(突起/球に対応するために厚さを少し増やすだけ)。


チップ上ウェハパッケージ(WLCSP)は、ベアチップをパッケージするサイズを小さくするための最先端の方法を提供する。ここで示したWLCSPはDECA技術によって開発され、それを構成するチップの面積を増加させない. (出所:DECA Technologies/サイプラス半導体).


CSPは無被覆フィルムに比べていくつかの利点がある。CSPデバイスはテストしやすい, ハンドル, アセンブルする, 書き換え. また、それらは熱伝導率特性を高める. コアが新しいプロセスノードに転送されるとき, CSPサイズを標準化しながらコアを減らすことが可能です. これは、CSPコンポーネントが型を変更することに関連したどんな合併もなしで新しい世代のCSPコンポーネントによって取り替えられることを確実とします.


明らかに, これらの省スペースは、ウェアラブルおよび携帯用電子機器の需要に関して重要である. 例えば, で使用される48ボールBGAメモリ 今日の多くのウェアラブルデバイスでは、サイズは8 mmx 6 mmx 1 mm(48 mm 3)です。比較によって, CSPパッケージの同じ部分は、3.を計ります.7ミリx 3.8ミリx 0.5ミリ(7立方メートル)。言い換えれば, ボリュームを85%減らすことができます. この貯金を減らすために使用することができますプリント配線板携帯機器の面積と厚さ. 結果的に, ウェアラブルデバイスやIoT(IoT)メーカーのWLCSPベースデバイスへのニーズはSRAMに限らず、しかし、新しい需要がある.