Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
IC-Substrat

IC-Substrat - Welche Art von Kleber wird verwendet, um den IC-Chip auf der Leiterplatte zu versiegeln?

IC-Substrat

IC-Substrat - Welche Art von Kleber wird verwendet, um den IC-Chip auf der Leiterplatte zu versiegeln?

Welche Art von Kleber wird verwendet, um den IC-Chip auf der Leiterplatte zu versiegeln?

2021-08-31
View:665
Author:Belle

Der Kleber für die PCB Leiterplatte to seal the IC-Chip ist eine farblose, Transparenter und umweltfreundlicher UV-Kleber zur Verklebung der IC-Chip and the FPC flexible Leiterplatte. Der UV-Kleber wird durch ultraviolettes Licht bestrahlt und benötigt keine Heizung, um die Qualität der IC-Chip. Ultravioletter UV-Kleber verbessert die Klebefähigkeit des Kontaktteils zwischen dem Chip und die fpc durch Abdichtung und Schutz der ic Chip, so dass die Chip hat eine langfristig sichere Nutzungsumgebung. Der UV-Kleber ist isolierend, wasserdicht und feuchtigkeitsbeständig.


Die IC-Paket UV-härtender UV-Klebstoff hat die folgenden Leistungsmerkmale: 1 gute Feuchtigkeitsbeständigkeit 2 Flexibilität, Energieverbrauch, und eine gewisse Dämpfungseffekt 3 starke Bindungsleistung, 4-Härtungsprozess erfordert keine Erwärmung und verursacht keine Beschädigung des IC-Chip 5 Nicht korrosiv Chip UV-Kleber Verwendungsmethode: 1. Reinigen Sie die zu verpackenden elektronischen Komponenten. 2. Verwenden Sie einen Spender, um den Kleber auf die Oberfläche der zu verpackenden elektronischen Komponente aufzutragen, Lass es natürlich fließen, und stellen Sie sicher, dass es keine Blasen gibt. 3. Irradiate the UV lamp until the glue is fully cured (the irradiation time depends on the type, Leistung, and irradiation distance of the UV lamp) ipcb is happy to answer for you:


The connection lines between the billions of transistors in the Chip und die Anschlussleitungen mit anderen Komponenten, wie die Anschlussleitungen des Körperwiderstandes, die Anschlussleitung des Anschlusskondensators, und der Schweißbereich des externen Leitungsdrahts, werden alle gleichzeitig erfolgreich hergestellt. Das verwendete Leitermaterial ist Gold.

7.jpg

Die Methode zur Herstellung dieser Verbindungsdrähte ist,

1. Durch Photolithographie und Ätzen (die Ätzlösung ist normalerweise Flusssäure, die Siliziumdioxid oder Siliziumnitrid korrodieren kann), wird die gesamte Oberfläche des passivierten Chips an beiden Enden jeder Verbindungsleitung geöffnet.


2. Plasma-Sputterbeschichtungsverfahren wird verwendet, um einen Kupferfilm mit einer Dicke von etwa 1 Mikron auf der gesamten Chipoberfläche zu beschichten, wo das Fenster geöffnet wird. Diese Kupferfolie wird nicht als Verbindungsdraht verwendet, sondern um den Verbindungsdraht "als Hochzeitskleid" herzustellen, schauen Sie bitte weiter nach unten.


3. Mit der Methode der Photolithographie und des Ätzes wird ein Fenster auf der kompletten Kupferfolie geöffnet, wo es verwendet wird, um die Verbindungslinie und den Schweißbereich in der Zukunft herzustellen. Diese Art von Kupferfolie, die das Fenster öffnet, ähnelt einer Maske zum Drucken von Mustern oder Worten auf einem T-Shirt usw.; Aber es ist anders als diese Art von Maske. Weil diese Art von Maske mehrfach auf- und entfernt und wiederverwendet werden kann; Die Kupfermaske dieses Mal wird fixiert und einmal verwendet. Daher wird diese Art von Maske eine "tote Maske" genannt. Die ätzende Flüssigkeit, die verwendet wird, um den Kupferfilm dieses Mal zu korrodieren, unterscheidet sich von der ätzenden Flüssigkeit, die verwendet wird, um die Passivierungsschicht im vorherigen Prozess zu korrodieren.


4. Auf der Kupfertotmaske wird ein Goldfilm mit einer Dicke von etwa 1 Mikron, der als Leiter verwendet wird, durch ein Vakuumverdampfungsverfahren überzogen.


5. Reuse the etching method used in the previous process (No photolithography is needed this time), remove the copper dead mask (also remove the gold film that exists on the surface of the dead mask), Der Goldfilm ist der Schweißbereich zwischen den Transistoren und den Verbindungsleitungen und den externen Leitungen, die von der Chip.