Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
Leiterplatte Blog
Eine neue PCB-Prüftechnologie
Leiterplatte Blog
Eine neue PCB-Prüftechnologie

Eine neue PCB-Prüftechnologie

2022-04-13
View:195
Author:pcb

Zur Zeit, mit dem kontinuierlichen Aufkommen von Produkten, die große integrierte Schaltkreise verwenden, die Installation und Prüfung der entsprechenden Leiterplatte sind immer schwieriger geworden. Obwohl das traditionelle Verfahren der In-Circuit-Testtechnologie immer noch für die Prüfung von Leiterplatten verwendet wird, Diese Methode ist aufgrund der Miniaturisierung und Verpackung von Chips immer problematischer geworden. Nun wurde nach und nach eine neue Testtechnologie entwickelt, die Grenzscan-Testtechnologie umfasst, Die meisten ASIC-Schaltungen und viele mittelgroße Geräte haben begonnen, die Boundary Scan-Testtechnologie zu verwenden, um. BST-Technologie entspricht dem IEEE1149.1 Standard und bietet einen kompletten Satz von Testlösungen. Im eigentlichen Test, Sie müssen nicht auf komplexe und teure Prüfgeräte zurückgreifen, und bietet ein von der Leiterplattentechnik unabhängiges Prüfverfahren. Die Vorteile der Verwendung von Boundary Scan-Testtechnologie für integrierte Schaltungen und Leiterplattendesign sind, dass der Testprozess einfach ist, was die Test- und Diagnosezeit im Produktionsprozess deutlich reduziert, Experiment, Nutzung und Wartung, dadurch die Kosten erheblich senken.

Leiterplatte

1. The basic composition of BST
The BST circuit is constructed in accordance with the IEEE1149.1 Standard, welcher den Testzugangskanal TAP und die Steuerung umfasst, das Anweisungsregister IR und die Prüfdatenregistergruppe TDR. The test access channel TAP is a 5-pin pin (1-pin is the reset terminal) connector. Der TAP Controller ist eine 16-State State Maschine, which can generate clock signals and various control signals (ie, Test generieren, Verschiebung, Erfassung, and update signals), so dass Anweisungen oder Prüfdaten in die entsprechenden Register verschoben werden, und steuern Sie den Grenzscan Verschiedene Betriebszustände des Tests.

1.1 Test the clock input terminal TCK
The TCK signal allows the boundary scan portion of the integrated circuit IC to be synchronized with the clock within the system and operate independently.

1.2 Test mode selection input TMS
The test mode selects the TMS pin as the control signal, die den Betriebszustand des TAP-Controllers bestimmt. TMS muss vor der steigenden Kante von TCK etabliert werden.

1.3 Test data input terminal TDI
On the rising edge of the test clock pulse TCK, die seriell über TDI eingefügten Daten werden in das Befehlsregister oder das Prüfdatenregister verschoben, und der TAP-Controller bestimmt, ob die verschobenen Daten Befehls- oder Testdaten sind.

1.4 Test data output terminal TDO
At the falling edge of the test clock pulse TCK, Die Daten werden seriell aus dem Befehlsregister oder dem Prüfdatenregister über TDO ausgegeben, und der TAP-Controller bestimmt, ob die serialisierten Daten die Befehls- oder Testdaten sind.

2. Leiterplatte test system
2.1 Test system structure
Its hardware includes a general PC, a BST tester and a serial BST signal cable (a bus with 4 signals, Die Bedeutung der Zahlen in der Abbildung ist wie folgt: 1 ist TDI, 2 ist TCK, 3 ist TMS, and 4 is TDO). Der Tester wird über einen Standard-Parallelport mit dem PC verbunden, und wird über ein serielles Signalkabel mit dem Testzugangsport TAP auf der Leiterplatte verbunden. Vorausgesetzt, es gibt drei Module A, B, und C auf der Leiterplatte, Das Modul kann aus einem einzelnen Chip oder mehreren Chips bestehen. Sie sind nach IEEE1149 ausgelegt.1 Standard, das ist, the BS register (the position where the dotted line passes in the module) is added to the I/O Pin des Chips, und der Boundary Scan Test kann durchgeführt werden. Wenn das entworfene digitale System oder Gerät mehrere Leiterplattes, es kann mit dem Leiterplattes über serielle Signalkabel. Anwender können Chips flexibel auswählen, Module oder die gesamte Leiterplatte, die durch Programmierung getestet werden soll.

2.2 Principle of test system
Testers can use PC software programming to automatically generate test patterns to detect circuit faults according to the netlist and device model of the Leiterplatte. Der PC sollte zwei Boards mit mindestens 32-Bit I haben/O Stifte, so dass 32-Bit lesen/Schreibstifte können gebildet werden, um Lese- und Schreibvorgänge zu erleichtern. Testsoftware sollte Vorprozessoren und Ausführungseinheiten enthalten. Der Präprozessor liest die Testgraphen aus und erhält die möglichen Zusammenhänge dieser Graphen, und das Ergebnis ist eine Reihe von Dateien, einschließlich Aufbewahrungs- und Kontrollinformationen. Die Ausführungseinheit lädt die oben genannten Dateien und führt dann die Tests aus. Der Prozess besteht darin, die gespeicherten Informationen zuerst zu lesen, Legen Sie die Daten auf den Eingangsport, Lesen Sie die Daten aus dem entsprechenden Ausgabeport, und mit dem erwarteten Ergebnis vergleichen. Wenn ein Fehler gefunden wird, ein Fehler wird erzeugt, und der Ort des Fehlers wird markiert, und ein Diagnoseprogramm wird hinzugefügt, um den spezifischen Ort des Fehlers anzugeben.

2.3 Test content
1) Test the connection of the I/O Stifte der Leiterplatte. Weil das Ich/O Stifte der Leiterplatte provide access channels for the tester;
2) Test the integrity of the IC chip on the Leiterplatte. Während des Montageprozesses des Chips, Der IC-Chip wurde möglicherweise beschädigt. The built-in self-test and internal test can be used to verify the quality of the chip;
3) Test the open circuit and short circuit faults of the IC chip interconnection on the Leiterplatte, which can be verified by external tests:
4) Test the integrity of the bus on the Leiterplatte, Durch die Prüfung kann festgestellt werden, ob am I ein offener Stromkreis vorliegt/O-Pins des IC-Chips, die mit dem Bus verbunden sind.
Mit der kontinuierlichen Weiterentwicklung der BST-Technologie, Leiterplatte Tests werden schrittweise verbessert. Durch den umfangreichen Einsatz programmierbarer integrierter Schaltungen, Flexibilität und Anwendbarkeit von Leiterplatte Tests werden verbessert, und die Kosten für das entsprechende Testsystem werden reduziert. Konstrukteure können alle programmierbaren Logik-integrierten Schaltungen auf der Leiterplatte, und die Chiplogik kann nur durch Softwareprogrammierung verändert werden, um eine allgemeine Leiterplatte zu machen, so dass die Leiterplatte kann verschiedene Funktionen erfüllen. Auf diese Weise, Die Boundary Scan Test Technologie wird die Leiterplatte Test bequemer und schneller, und die Testkosten erheblich reduzieren.