Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
Leiterplatte Blog
Probleme beim Übersprechen von Leiterplatten mit hoher Geschwindigkeit
Leiterplatte Blog
Probleme beim Übersprechen von Leiterplatten mit hoher Geschwindigkeit

Probleme beim Übersprechen von Leiterplatten mit hoher Geschwindigkeit

2022-07-22
View:68
Author:pcb

In diesem Artikel werden die Ursachen von Signal-Übersprechen in Hochgeschwindigkeits- Leiterplatte Design, sowie die Methoden zur Unterdrückung und Verbesserung. Im heutigen, sich schnell entwickelnden Bereich des elektronischen Designs, Hohe Geschwindigkeit und Miniaturisierung sind zum unvermeidlichen Trend des Designs geworden. Zur gleichen Zeit, Faktoren wie die Erhöhung der Signalfrequenz, die Reduzierung der Größe der Leiterplatte, die Erhöhung der Verdrahtungsdichte, und die Verringerung der Zwischenschichtdicke durch die Zunahme der Anzahl der Brettschichten verursacht verschiedene Signalintegritätsprobleme. Daher, Es ist notwendig, das Problem der Signalintegrität beim Entwurf der Hochgeschwindigkeitsplatte zu berücksichtigen, die Theorie der Signalintegrität beherrschen, und dann führen und überprüfen Sie das Design der Hochgeschwindigkeit Leiterplatte. Unter allen Signalintegritätsproblemen, Übersprechen ist sehr häufig. Übersprechen kann in Chips auftreten, sowie auf Leiterplatten, Steckverbinder, Chippakete, und Kabel.

Leiterplatte

1. Die Generation von Leiterplatte Übersprechen

Übersprechen bezieht sich auf den Einfluss auf benachbarte Übertragungsleitungen durch elektromagnetische Kopplung, wenn ein Signal auf einen Übertragungskanal übertragen wird. Übermäßiges Übersprechen kann zu einer falschen Auslösung des Schaltkreises führen, was dazu führt, dass das System nicht ordnungsgemäß funktioniert. Ein wechselndes Signal (wie ein Schrittsignal) breitet sich entlang der Übertragungsleitung von A nach B aus, und ein gekoppeltes Signal tritt auf der Übertragungsleitung C nach D auf. Wenn das Wechselsignal auf einen stabilen Gleichstrompegel zurückkehrt, hört das gekoppelte Signal auch auf zu existieren. Daher tritt Übersprechen nur im Prozess des Signalhoppings auf, und je schneller sich das Signal ändert, desto größer ist das erzeugte Übersprechen. Übersprechen kann in kapazitives Kopplungsübersprechen (aufgrund der Spannungsänderung der Störquelle wird induzierter Strom auf das zu störende Objekt induziert, was zu elektromagnetischen Störungen führt) und induktives Kopplungsübersprechen unterteilt werden (aufgrund der Stromänderung der Störquelle wird auf dem zu störenden Objekt induzierte Spannung verursacht, wodurch elektromagnetische Störungen verursacht werden. Unter ihnen kann das vom Kopplungskondensator erzeugte Übersprechersignal in Vorwärts- und Rücksprechersignal Sc auf dem Opfernetzwerk unterteilt werden, und diese beiden Signale haben die gleiche Polarität; Das von der gekoppelten Induktivität erzeugte Übersprechersignal wird auch in Vorwärtsübersprechen und Rückwärtsübersprechen Sc unterteilt, wobei die beiden Signale gegensätzliche Polaritäten aufweisen. Sowohl gegenseitige Kapazität als auch gegenseitige Induktivität hängen mit Übersprechen zusammen, müssen aber getrennt betrachtet werden. Wenn der Rückweg eine breite, gleichmäßige Ebene ist, wie die meisten gekoppelten Übertragungsleitungen auf einer Leiterplatte, ist die Menge an kapazitiven und induktiven Kopplungsströmen ungefähr gleich. Zu diesem Zeitpunkt ist es notwendig, die Menge des Übersprechens zwischen den beiden vorherzusagen. Wenn das Medium des Parallelsignals fest ist, das heißt im Falle einer Stripline, dann ist der durch die gekoppelte Induktivität und Kapazität verursachte Vorwärts-Übersprechen ungefähr gleich und hebt sich gegenseitig auf, so dass nur das umgekehrte Übersprechen zu berücksichtigen ist. Wenn das Medium des Parallelsignals nicht fest ist, das heißt im Fall einer Mikrostreifenleitung, ist das durch die Kopplungsinduktivität verursachte Vorwärtsübersprechen größer als das Vorwärtsübersprechen, das durch die Kopplungskapazität mit der Zunahme der Parallellänge verursacht wird, so dass das Übersprechen des inneren Parallelsignals höher ist als das der Oberflächenschicht. Das Übersprechen paralleler Signale ist gering.


2. Analyse und Unterdrückung von PCB Übersprechen

Der gesamte Prozess des Hochgeschwindigkeits-LeiterplattenDesigns umfasst Schritte wie Schaltungsdesign, Chipauswahl, Schaltplanentwurf, Leiterplattenlayout und Verdrahtung. Während des Entwurfs ist es notwendig, Übersprechen in verschiedenen Schritten zu finden und Maßnahmen zu ergreifen, um es zu unterdrücken, um den Zweck der Verringerung von Störungen zu erreichen.


3. Berechnung des PCB-Übersprechens

Die Berechnung des Übersprechens ist sehr schwierig. Es gibt drei Hauptfaktoren, die die Amplitude des Übersprechersignals beeinflussen: den Grad der Kopplung zwischen Leiterbahnen, den Abstand von Leiterbahnen und die Beendigung von Leiterbahnen. Die Stromverteilung entlang der Mikrostreifenbahnen auf dem Vor- und Rückweg ist in Abbildung 2 dargestellt. Die Stromverteilung zwischen Leiterbahnen und Ebenen (oder zwischen Leiterbahnen und Leiterbahnen) ist Co-Impedanz, was zu einer gegenseitigen Kopplung durch Stromstreuung führt. Mit Spitzenstromdichte direkt unter dem Zentrum der Spur und von der Spur Beide Seiten des Zerfalls fallen schnell in Richtung Boden. Wenn die Leiterbahnen weit von der Ebene entfernt sind, erhöht sich der Schleifenbereich zwischen dem Vorwärts- und Rückweg, wodurch die Schaltungsinduktivität proportional zum Schleifenbereich erhöht wird. Die folgende Gleichung beschreibt die Stromverteilung, die die gesamte Schleife induziert, die durch die Vor- und Rückstrompfade gebildet wird. Der Strom, den er beschreibt, ist auch die gesamte Energie, die im Magnetfeld um die Signalspur gespeichert wird.


4. Analyse des PCB-Übersprechens

Die Verwendung von EDA-Tools zur Simulation des Übersprechens der Leiterplatte kann das Übersprechenproblem in der Leiterplatte-Implementierung schnell finden, lokalisieren und lösen. Die Simulation im Hochgeschwindigkeitsdesign umfasst die schematische Simulation vor dem Routing und die Leiterplattensimulation nach dem Routing. Es kann die durch Simulation erhaltenen Einschränkungen als tatsächliche Routing-Einschränkungen verwenden, um Übersprechenprobleme früher vorherzusagen und zu beseitigen, wodurch Layout und Änderungen effektiv eingeschränkt werden. Stapeln und optimieren Sie Taktung, kritische Signaltopologie und Beendigung vor dem Board-Layout. BoardSim ist für Nachplatzierungs- und Routingsimulation geeignet, es kann unbekannte Kopplungseffekte zwischen Leiterplattendrähten vorhersagen, die Simulationsergebnisse in einem Oszilloskop anzeigen und die detaillierten Details aller Übersprecherwellenformen anzeigen. Sein Zweck ist es, das Übersprecheproblem des eigentlichen Endprodukts vorherzusagen und zu entdecken, wodurch die Zeit des Designers gespart wird und das wiederholte Design und die Herstellung des Prinzipprototyps vermieden wird. Für die Simulation vor dem Layout muss LineSim zuerst ein grundlegendes Kopplungsmodell erstellen und verschiedene Einschränkungen für verschiedene Schaltungsumgebungen festlegen, einschließlich Drahtabstand, Parallellänge, Schaltgeschwindigkeit des Treiber-IC, mittlere Dicke, Stapelstruktur usw. Diese Einschränkungen ermöglichen es Designern zu verstehen, wo Probleme früh im Design auftreten können, um effektiv zu planen. Reduzieren Sie Übersprechen, die vor Platzierung und Routing auftreten können, und finden Sie Einschränkungen als Einschränkungen für den nächsten Schritt der Platzierung und Routing. In Bezug auf die Treiberchip-Auswahl kann das IBIS-Modell (Input/Output Buffer Information Specification) eingeführt werden, das in der Regel von Chipherstellern bereitgestellt wird. Wenn BoardSim zur Übersprechenanalyse von Verdrahtungen verwendet wird, gibt es drei Möglichkeiten: interaktive Übersprechensimulation, schnelle Stapelverarbeitung und detaillierte Stapelverarbeitung. Unter ihnen kann die interaktive Übersprechersimulation die Störsituation durch das digitale Oszilloskop visuell beobachten. Die Konzepte geometrischer Schwelle und elektrischer Schwelle werden hier vorgestellt. Der geometrische Schwellenwert definiert einen bestimmten Bereich, und jedes Netzwerk, das in diesen Bereich eintritt und eine bestimmte Länge hat, wird als Angriffsnetzwerk betrachtet; Der elektrische Schwellenwert definiert eine Interferenzmenge, und jedes Netzwerk, das Interferenzen im Netzwerk über diesen Wert hinaus verursacht, wird als Angriff betrachtet. Netzwerk. Die Verwendung von geometrischen Schwellenwerten erfordert, dass der Designer ein gewisses Verständnis von Übersprechen hat und weiß, wie viel Übersprechen in welcher Entfernung und auf welcher Ebene erzeugt wird. Daher wird generell empfohlen, elektrische Schwellenwerte zu verwenden, die genauer und schneller zu analysieren sind. Das Basismodell hat zwei Netzwerke: der Treiber A0 (die Antriebsleitung ist die Taktsignalleitung, und seine Betriebsfrequenz ist 5.12MSPS), der mit dem 1MW Widerstand C0 durch die Übertragungsleitung verbunden ist; Der Treiber A1 im Empfangsmodus ist über die Übertragungsleitung mit dem 720KW Widerstand C1 verbunden. überlegen. Die charakteristische Impedanz jeder gekoppelten Übertragungsleitung ist 68.8W, und die Kupplungslänge ist 9in. HyperLynx berechnet die Verzögerung pro Zeile auf etwa 1,581ns. Das Modell ist in acht Schichten unterteilt, und die beiden Signalleitungen sind als innere Schichtlinien (und Mikrostreifenlinien) eingestellt und befinden sich auf derselben Schicht. In den PCB-Layout- und Routingbeschränkungen ist die Linienbreite 5mil, der Linienabstand 5mil und die relative Permittivität ist auf 4.3 eingestellt. In der Abbildung werden Oszilloskopsonden bei A0, B1 und C1 jeweils hinzugefügt. Das Oszilloskop kann verwendet werden, um die Wellenform anzuzeigen. Der 10MW Widerstand von B1 ist auch für das Hinzufügen von Sonden eingestellt.


5. Unterdrückung des Übersprechens

Ob es sich um die Übersprecherberechnung vor dem Design, die Simulation vor dem Layout und dem Routing oder die Simulation nach dem Layout und dem Routing handelt, es geht alles darum, dass die Leiterplatte die Interferenz schnell erreichen kann. Daher ist es notwendig, frühere Erfahrungen im Designprozess zu nutzen, um das aktuelle Problem zu lösen. Im Folgenden finden Sie eine Zusammenfassung der Erfahrungen, um Übersprechen in Layout und Routing effektiv zu vermeiden:

1) Das durch kapazitive Kupplung und induktive Kupplung erzeugte Übersprechen nimmt mit der Erhöhung der Lastimpedanz der gestörten Leitung zu, so dass die Verringerung der Last den Einfluss der Kupplungsstörung verringern kann;

2) Versuchen Sie, den Abstand zwischen den kapazitiven Kupplungsdrähten zu erhöhen, die auftreten können, und es ist effektiver, die Drähte mit einem Erdungsdraht zu isolieren;

3) Das Einfügen eines Erdungskabels zwischen benachbarten Signaldrähten kann kapazitives Übersprechen auch effektiv reduzieren. Dieser Erdungskabel muss jede 1/4 Wellenlänge mit der Erdungsschicht verbunden werden.

4) Es ist schwierig, induktive Kopplung zu unterdrücken. Es ist notwendig, die Anzahl der Schleifen so weit wie möglich zu reduzieren, den Schleifenbereich zu reduzieren und die Signalschleifen nicht denselben Draht teilen zu lassen.

5) Signalfreigabeschleifen vermeiden.

Im Prozess der Hochgeschwindigkeit Leiterplatte design, nicht nur ein detailliertes Verständnis theoretischer Konzepte ist erforderlich, aber auch kontinuierliche Anhäufung von Erfahrungen und kontinuierliche Verbesserung der Theorie. Zur gleichen Zeit, Der fachkundige Einsatz relevanter Hilfssoftware kann auch den Konstruktionszyklus verkürzen, dadurch die Wettbewerbsfähigkeit zu verbessern, und eine wichtige Rolle bei der erfolgreichen Fertigstellung des Entwurfs spielen. Hochgeschwindigkeit LeiterplatteDesign auf Systemebene und Systemebene ist ein komplexer Prozess, Probleme mit der Signalintegrität einschließlich Signalübersprache können nicht ignoriert werden. Verwenden Sie verschiedene Methoden in verschiedenen Phasen des Entwurfszyklus, um sicherzustellen, dass Entwürfe schnell und effizient abgeschlossen werden, Zeit sparen und Doppelarbeit vermeiden Leiterplatte.