Fabrication de PCB de précision, PCB haute fréquence, PCB haute vitesse, PCB standard, PCB multicouches et assemblage de PCB.
L'usine de services personnalisés PCB & PCBA la plus fiable.
Blogue PCB
Analyse du bruit de commutation synchrone de la FPGA sur PCB
Blogue PCB
Analyse du bruit de commutation synchrone de la FPGA sur PCB

Analyse du bruit de commutation synchrone de la FPGA sur PCB

2022-04-26
View:109
Author:pcb

Sur... PCB board,Analyse simultanée du bruit de commutation pour la FPGA, La technologie CMOS d'aujourd'hui permet à un seul appareil FPGA d'avoir plusieurs I/O interface. En même temps, Ces dernières années, La faible consommation d'énergie est devenue un concept courant pour la grande vitesse I/O interface. Un moyen efficace de réduire la consommation d'énergie est de réduire la tension, La diminution de la tension entraînera une faible tolérance au bruit admissible pour I/O interface. Donc,, it is imperative for FPGA users to quantify system-Nombre synchronous switching noise (SSN) in the context of chips, Emballage, Et PCB. Cet article présente systématiquement SSN, Focus on SSN Caused by FPGA Output Buffer. This noise is commonly referred to as synchronous switching output noise (SSO) and is distinct from SSN due to input buffering. Cet article présente les raisons de l'ouverture d'une session unique au niveau du système et propose une méthode hiérarchique de modélisation de l'ouverture d'une session unique au niveau du système.. Il explique également comment associer le modèle de connexion unique aux mesures du domaine de fréquence et du Domaine temporel., Et introduit plusieurs PCB board Méthodes de conception pour réduire l'OSS.

PCB board

The formation mechanism of system-level SSO
A PCB board La FPGA est un système complexe qui peut être divisé en sections de puces contenant des circuits actifs., Partie encapsulée d'un dispositif passif intégré avec support de traçage, Et la partie carte de circuit qui fournit une connexion au monde extérieur pour la FPGA . Dans ces systèmes, Il est difficile de comprendre les caractéristiques du bruit à l'intérieur de la puce. Donc,, Il est très utile de quantifier l'ouverture d'un seul point de connexion à l'extrémité proximale et à l'extrémité distale de la piste PCB connectée à la FPGA. There are two main factors that cause SSO: the impedance of the power distribution network (PDN) and the mutual inductive coupling between switch I/Système d'exploitation. Du point de vue du système, PDN contient le niveau de la plaquette, Niveau du paquet, Et des composants au niveau du Conseil qui alimentent en commun les circuits CMOS. Lorsqu'un certain nombre de circuits d'entraînement de sortie CMOS sont allumés simultanément, Un courant élevé s'écoulera momentanément dans l'élément de circuit inductif du PDN, Provoque une chute de tension delta - I. Inductance parasitaire générée par la structure d'interconnexion, Par exemple, la boule de soudage de puissance sur un paquet de grille à billes et PCB board. Ce courant changeant rapidement provoque également des ondes électromagnétiques radiales entre les sources d'énergie/Paire de couches de mise à la terre, Rebondir à partir d'un bord plat PCB board, Résonance entre les pouvoirs/Niveau du sol, Provoquer des fluctuations de tension.

Une autre raison importante pour SSO est le couplage inductif mutuel, Surtout au bord du paquet de puces/PCB board. La boule d'étain sur le paquet BGA de la puce et le trou de travers sur le PCB appartiennent à la structure multi - conducteurs étroitement couplée. Chaque I/O billes de soudage et leurs équivalents PCB board Le trou de travers forme une boucle fermée avec la boule d'étain de mise à la terre et le trou de travers de mise à la terre à proximité. Lorsque l'état de plusieurs I/O le port change en même temps, Transitoire I/O courant à travers ces circuits de signal. Ce transitoire I/O le courant produit à son tour un champ magnétique variable dans le temps, envahit la boucle de signal adjacente et induit un bruit de tension.
Le modèle de connexion unique devrait refléter le mécanisme de formation de base de la connexion unique.. La figure 1 montre le modèle hiérarchique utilisé pour prédire les OSS dans les BPC.. Sur la plaquette, Ce qu'il faut, c'est un modèle de tampon de sortie qui fournit une distribution de courant sur les lignes d'alimentation et de signal avec une complexité limitée.. En paquet, Par souci de simplicité, Le modèle PDN et le modèle de couplage des signaux peuvent être obtenus séparément à l'aide d'outils de modélisation., Toutefois, l'interaction entre le PDN et le modèle de couplage du signal doit être soigneusement examinée.. Ces deux modèles servent de pont, Modèle de tampon de sortie et PCB boardModèle horizontal du côté de la bille de soudage. Le modèle PDN des PCB comprend généralement l'alimentation électrique/Plan au sol et volume/Condensateur de découplage, Le modèle de couplage des signaux des PCB comprend un réseau de trous étroitement couplés et des trajectoires de signaux faiblement couplées sur différentes couches de signaux. . L'interaction des deux PCB boardLe modèle de niveau se produit à PCB board Par Array, C'est à partir de là que le crosstalk inductif introduit le bruit dans le modèle PDN, Le bruit delta - I réduit à son tour I/O qualité du signal. Cette méthode de modélisation hiérarchique permet de maintenir raisonnablement la précision de la simulation et d'améliorer l'efficacité de calcul de ces systèmes complexes..

Dans ce qui suit, Pour Circuits imprimés Avec FPGA, Cet article présente deux méthodes de conception de base pour réduire les singletons basés sur le mécanisme de génération de singletons..
1. Design method to reduce inductive coupling
The simulation results show that the inductive coupling at the chip package/L'interface PCB est responsable de l'apparition de pointes à haute fréquence dans la forme d'onde SSO. La boucle de signal de taille t — d se compose d'un trou de signalisation et d'un trou de mise à la terre adjacent.. La taille de la boucle indique la force du couplage inductif. Plus la surface de I est grande/O boucle d'interférence, Plus le champ magnétique généré est susceptible d'envahir la boucle perturbée adjacente. Plus grande est la zone perturbée I/O boucle de signal, Plus il est facile d'être dérangé/O boucle. Donc,, Pour réduire les échanges et le paramètre t, Il faut veiller à utiliser un diluant. PCB boardS dans la conception, C'est moi./Système d'exploitation sur PCB board Extrait de la couche de signal peu profonde. En même temps, Les concepteurs peuvent réduire le crosstalk en raccourcissant la distance entre I/O par trou et par trou de mise à la terre. Le concepteur a connecté une paire d'I/O installer le PAD sur le sol et le plan vccio afin de réduire la zone de la boucle de signal correspondant aux broches perturbées et aux broches perturbées. Dans la Banque 1, La broche af30 est une broche perturbée. Dans la conception de la lgfp, Six broches w24, W29, Ac25, Ac32, Ae31 et ah31 sont programmés pour la logique « 0», Ils sont connectés à PCB board Par trou. Cinq broches u28, Aa24, Aa26, Les ae28 et ae30 sont programmés pour être logiques "1" et connectés à PCB board. Autres 68 I/Le port o subit simultanément une transition d'état à 10 MHz, Donc ce sont des broches qui interfèrent. Pour la comparaison, I/Os w24, W29, Ac25, Ac32, Ae31, Ah31, U28, Aa24, Aa26, Dans la Banque de cylindres 2, les ae28 et ae30 ne sont pas programmés pour le sol ou les broches vccio, Mais elles sont vides., 68 autres moi./O toujours ouvert et fermé en même temps. Les essais expérimentaux ont montré une réduction de 17% du rebond au sol sur la Banque de cylindres 1 af30 par rapport à la Banque de cylindres 2 G30, Puissance réduite de 13%. Les résultats de la simulation vérifient également l'amélioration. La distance d entre la boucle d'interférence et la boucle d'interférence est réduite en raison de la présence d'une goupille de sol programmable, Réduction prévue de l'OSS, Comme le montre la figure 2. Cependant,, L'amélioration est limitée par l'incapacité de réduire la zone de la boucle de signal dans l'emballage de la puce.

2. Reduce PDN impedance through reasonable Conception
The impedance between VCCIO and ground pins at the interface on the PCB is an important criterion for evaluating the PDN performance of an FPGA chip. Cette impédance d'entrée peut être réduite en utilisant une stratégie de découplage efficace et en utilisant une puissance plus mince/Paire de couches de mise à la terre. Cependant,, Une méthode efficace consiste à raccourcir la longueur du trou d'alimentation reliant la boule de soudage vccio au plan vccio.. Et, Le raccourcissement du passage de puissance réduit également la boucle formée par le passage de puissance au sol adjacent., Rendre la boucle insensible aux interférences I/O changement d'état de la boucle. Donc,, Le plan vccio doit être conçu plus près du niveau supérieur des PCB..


Cet article présente une analyse complète de la simulation simultanée du bruit de commutation. PCB board Utilisation de la FPGA. Les résultats de l'analyse montrent que le crosstalk sur l'interface entre l'emballage et le PCB et la distribution de l'impédance PDN sur l'emballage et le PCB sont deux raisons importantes de SSO.. Les modèles connexes peuvent être utilisés pour aider PCB board Les concepteurs réduisent les OSS et obtiennent de meilleurs résultats PCB board design. Plusieurs méthodes de réduction de l'OSS sont également introduites.. Dont:, Configurer raisonnablement la couche de signal et utiliser pleinement la mise à la terre programmable/Les broches d'alimentation aident à réduire les échanges inductifs PCB board level, Et positionner vccio dans PCB board La superposition peut également réduire l'impédance PDN.