PCB-Technologie - Wie löst die Leiterplattenfabrik das EMI-Problem im mehrschichtigen PCB-Design

1. Strombus

Die richtige Platzierung eines Kondensators mit angemessener Kapazität in der Nähe des Netzteilstifts des IC kann die IC-Ausgangsspannung schneller springen lassen. Hier endet das Problem jedoch nicht. Aufgrund des begrenzten Frequenzgangs des Kondensators kann der Kondensator nicht die Oberschwingungsleistung erzeugen, die erforderlich ist, um den IC-Ausgang sauber im vollen Frequenzband anzutreiben. Darüber hinaus bildet die auf dem Leistungsbus gebildete transiente Spannung einen Spannungsabfall über die Induktivität des Entkopplungspfades, und diese transienten Spannungen sind die wichtigsten Gleichtakt-EMI-Störquellen. Wie sollen wir diese Probleme lösen?

Was den IC auf der Platine unserer Leiterplattenfabrik betrifft, kann die Leistungsschicht um den IC als ausgezeichneter Hochfrequenzkondensator angesehen werden, der den Teil der Energie sammeln kann, die durch den diskreten Kondensator undicht wird, der Hochfrequenzenergie für saubere Ausgabe bereitstellt. Darüber hinaus sollte die Induktivität einer guten Leistungsschicht klein sein, so dass das transiente Signal, das durch die Induktivität synthetisiert wird, auch klein ist, wodurch Gleichtakt-EMI reduziert wird.

Natürlich muss die Verbindung zwischen der Leistungsschicht und dem IC-Power-Pin so kurz wie möglich sein, da die steigende Kante des digitalen Signals immer schneller wird, und es ist am besten, es direkt mit dem Pad zu verbinden, auf dem sich der IC-Power-Pin befindet. Das muss gesondert diskutiert werden.

Um Gleichtakt-EMI zu steuern, muss die Leistungsebene zur Entkopplung beitragen und eine ausreichend niedrige Induktivität aufweisen. Diese Leistungsebene muss ein gut entworfenes Paar von Leistungsebenen sein. Jemand mag fragen, wie gut ist gut? Die Antwort auf die Frage hängt von der Schichtung der Stromversorgung, dem Material zwischen den Schichten und der Betriebsfrequenz (d.h. einer Funktion der IC-Anstiegszeit) ab. Im Allgemeinen ist der Abstand der Leistungsschicht 6mil, und die Zwischenschicht ist FR4-Material, die äquivalente Kapazität der Leistungsschicht pro Quadratzoll ist etwa 75pF. Je kleiner der Schichtabstand, desto größer die Kapazität.

Es gibt nicht viele Geräte mit einer Anstiegszeit von 100 bis 300 ps, aber entsprechend der aktuellen IC-Entwicklungsgeschwindigkeit nehmen Geräte mit einer Anstiegszeit im Bereich von 100 bis 300 ps einen hohen Anteil ein. Für Schaltungen mit einer Anstiegszeit von 100 bis 300ps ist der 3mil-Schichtabstand für die meisten Anwendungen nicht mehr geeignet. Damals galt es, Schichttechnik mit einem Schichtabstand von weniger als 1 Mio zu verwenden und dielektrische FR4-Werkstoffe durch Materialien mit hoher Dielektrizitätskonstante zu ersetzen. Jetzt können Keramik und keramische Kunststoffe die Designanforderungen von 100 bis 300 ps Anstiegszeitkreisen erfüllen.

Obwohl in Zukunft neue Materialien und neue Methoden verwendet werden können, reicht es für die heutigen üblichen 1-3ns Anstiegszeitkreise, 3-6mil Schichtabstände und dielektrischen FR4 Materialien in der Regel aus, High-End Oberschwingungen zu handhaben und das transiente Signal niedrig genug zu machen, das heißt, Gleichtakt-EMI kann sehr niedrig reduziert werden. Die in diesem Artikel angegebenen Beispiele für geschichtetes Stapeln von Leiterplatten nehmen eine Lageneigung von 3 bis 6 Millionen an.

2. Elektromagnetische Abschirmung

Aus der Perspektive von Signalspuren sollte eine gute Schichtstrategie darin bestehen, alle Signalspuren auf eine oder mehrere Schichten zu legen, und diese Schichten befinden sich neben der Leistungsschicht oder Masseschicht. Für die Stromversorgung sollte eine gute Schichtstrategie darin bestehen, dass die Leistungsschicht und die Bodenschicht nebeneinander liegen und der Abstand zwischen der Leistungsschicht und der Bodenschicht so klein wie möglich ist. Das nennen wir die "Layering"-Strategie.

3.PCB Stapeln

Welche Stapelstrategie hilft, EMI abzuschirmen und zu unterdrücken? Das folgende geschichtete Stapelschema geht davon aus, dass der Stromversorgungsstrom auf einer einzigen Schicht fließt und einzelne Spannung oder mehrere Spannungen in verschiedenen Teilen derselben Schicht verteilt sind. Der Fall mehrerer Leistungsschichten wird später diskutiert.

4.4 Lagenplatte

Es gibt mehrere potenzielle Probleme mit dem 4-Lagen Board Design. Zunächst einmal ist die traditionelle vierschichtige Platte mit einer Stärke von 62 mils, selbst wenn die Signalschicht auf der äußeren Schicht ist und die Energie- und Masseschichten auf der inneren Schicht sind, der Abstand zwischen der Leistungsschicht und der Bodenschicht ist immer noch zu groß.

Wenn die Kostenanforderung zuerst ist, können Sie die folgenden zwei traditionellen 4-Lagen-Plattenalternativen in Betracht ziehen. Beide Lösungen können die Leistung der EMI-Unterdrückung verbessern, eignen sich aber nur für Anwendungen, bei denen die Bauteildichte auf der Platine niedrig genug ist und genügend Fläche um die Komponenten herum vorhanden ist (Platzieren Sie die erforderliche Stromversorgung Kupferschicht).

Die erste ist die bevorzugte Lösung. Die äußeren Schichten der Leiterplatte sind alle Masseschichten, und die mittleren beiden Schichten sind Signal-/Leistungsschichten. Die Stromversorgung auf der Signalschicht wird mit einer breiten Linie geführt, die die Wegimpedanz des Netzteilstroms niedrig machen kann, und die Impedanz des Signalmikrostreifenpfads ist auch niedrig. Aus Sicht der EMI-Steuerung ist dies die beste 4-lagige PCB-Struktur auf dem Markt. Im zweiten Schema verwendet die äußere Schicht Strom und Masse, und die mittleren beiden Schichten verwenden Signale. Verglichen mit der traditionellen 4-Schicht-Leiterplatte hat diese Lösung eine kleinere Verbesserung, und die Zwischenschichtimpedanz ist so schlecht wie die traditionelle 4-Schicht-Leiterplatte.

Wenn Sie die Leiterbahnimpedanz steuern möchten, muss das obige Stapelschema sehr vorsichtig sein, um die Leiterbahnen unter den Strom- und Erdkupferinseln anzuordnen. Darüber hinaus sollten die Kupferinseln auf der Stromversorgung oder Erdungsschicht so weit wie möglich miteinander verbunden sein, um Gleich- und Niederfrequenz-Konnektivität zu gewährleisten.

5.6 Lagenplatte

Wenn die Dichte der Komponenten auf einer 4-Lagen-Platine relativ hoch ist, ist eine 6-Lagen-Platine am besten. Einige Stapelschemata im 6-Lagen-Board-Design sind jedoch nicht gut genug, um das elektromagnetische Feld abzuschirmen und haben wenig Einfluss auf die Reduzierung des transienten Signals des Leistungsbusses. Im Folgenden werden zwei Beispiele erläutert.

Im ersten Beispiel werden Stromversorgung und Erdung auf der zweiten und fünften Schicht platziert. Aufgrund der hohen Kupferimpedanz des Netzteils ist es sehr ungünstig, die Gleichtakt-EMI-Strahlung zu steuern. Aus Sicht der Signalimpedanzsteuerung ist diese Methode jedoch sehr korrekt.

Im zweiten Beispiel werden Stromversorgung und Erdung auf der dritten und vierten Schicht platziert. Dieses Design löst das Problem der Stromversorgung Kupferimpedanz. Aufgrund der schlechten elektromagnetischen Abschirmleistung der ersten und sechsten Schicht wird die Differenzmodus-EMI erhöht.

Wenn die Anzahl der Signalleitungen auf den beiden äußeren Schichten am wenigsten ist und die Spurenlänge sehr kurz ist (kürzer als 1/20 der Wellenlänge der höchsten Oberschwingung des Signals), kann dieser Entwurf das Differenzmodus-EMI-Problem lösen. Füllen Sie den Bereich ohne Komponenten und Spuren auf der äußeren Schicht mit Kupfer und mahlen Sie den kupferplattierten Bereich (jede 1/20 Wellenlänge als Intervall), der besonders gut zur Unterdrückung differentieller Mode EMI ist. Wie bereits erwähnt, ist es notwendig, den Kupferbereich an mehreren Punkten mit der inneren Masseebene zu verbinden.

Das allgemeine Hochleistungs-6-Lagen-Board-Design weist im Allgemeinen die erste und sechste Schicht als Bodenschichten auf, und die dritte und vierte Schicht werden für Energie und Boden verwendet. Da sich in der Mitte zwischen der Leistungsschicht und der Masseschicht zwei doppelte Mikrostreifen-Signalleitungsschichten befinden, ist die EMI-Unterdrückungsfähigkeit hervorragend. Der Nachteil dieser Konstruktion ist, dass es nur zwei Routing-Layer gibt. Wie bereits erwähnt, wenn die äußeren Leiterbahnen kurz sind und Kupfer im spurlosen Bereich verlegt wird, kann die gleiche Stapelung auch mit einer traditionellen 6-Lagenplatte erreicht werden.

Ein anderes 6-schichtiges Brettlayout ist Signal, Masse, Signal, Energie, Masse, Signal, das die Umgebung realisieren kann, die für fortschrittliches Signalintegritätsdesign erforderlich ist. Die Signalschicht grenzt an die Masseschicht, und die Leistungsschicht und die Masseschicht sind gekoppelt. Offensichtlich ist der Nachteil das unausgewogene Stapeln von Schichten.

Dies bringt in der Regel Probleme in die Fertigung. Die Lösung des Problems besteht darin, alle leeren Bereiche der dritten Schicht mit Kupfer zu füllen. Nachdem das Kupfer gefüllt ist, wenn die Kupferdichte der dritten Schicht nahe der Leistungsschicht oder der Masseschicht liegt, kann diese Platine nicht streng als strukturell ausgeglichene Leiterplatte gezählt werden. Der kupfergefüllte Bereich muss an Strom oder Masse angeschlossen werden. Der Abstand zwischen den Verbindungsdurchführungen ist immer noch 1/20 Wellenlänge, und es ist möglicherweise nicht notwendig, überall anzuschließen, aber es sollte unter idealen Bedingungen angeschlossen werden.

6.10 Schicht Leiterplatte

Da die isolierende Isolationsschicht zwischen den Mehrschichtplatinen sehr dünn ist, ist die Impedanz zwischen den 10- oder 12-Lagen der Leiterplatte sehr gering. Solange es kein Problem mit der Schichtung und Stapelung gibt, kann eine ausgezeichnete Signalintegrität erwartet werden. Es ist schwieriger, 12-lagige Leiterplatten mit einer Dicke von 62 Mils zu verarbeiten und herzustellen, und es gibt nicht viele Hersteller, die 12-lagige Leiterplatten verarbeiten können.

Da es immer eine isolierende Schicht zwischen der Signalschicht und der Schleifenschicht gibt, ist die Lösung, die mittleren 6-Lagen zur Leitung der Signalleitungen in einem 10-Lagen-Board-Design zuzuweisen, nicht die beste. Darüber hinaus ist es wichtig, die Signalschicht neben der Schleifenschicht zu machen, das heißt, das Board Layout ist Signal, Masse, Signal, Signal, Energie, Masse, Signal, Signal, Masse und Signal.

Dieses Design bietet einen guten Weg für den Signalstrom und seinen Schleifenstrom. Die richtige Verdrahtungsstrategie besteht darin, die Drähte in X-Richtung auf der ersten Schicht zu führen, die Y-Richtungen auf der dritten Schicht und die X-Richtungen auf der vierten Schicht usw. Wenn man sich das Routing intuitiv ansieht, sind die erste Schicht 1 und die dritte Schicht ein Paar von Schichtkombinationen, die vierte und siebte Schicht sind ein Paar von Schichtkombinationen, Die achte und zehnte Schicht sind das letzte Paar Schichtkombinationen. Wenn es notwendig ist, die Routingrichtung zu ändern, sollte die Signalleitung auf der ersten Schicht durch das "Via" zur dritten Schicht gehen und dann die Richtung ändern. In der Tat kann dies nicht immer möglich sein, aber als Designkonzept muss es so weit wie möglich befolgt werden.

Wenn sich die Signalleitungsrichtung ändert, sollte sie von der achten und zehnten Schicht oder von der vierten zur siebten Schicht durch Durchkontaktierungen gehen. Diese Verkabelung gewährleistet die engste Kopplung zwischen dem Vorwärtsweg des Signals und der Schleife. Wenn zum Beispiel das Signal auf der ersten Schicht geroutet wird und die Schleife auf der zweiten Schicht und nur auf der zweiten Schicht geroutet wird, dann wird das Signal auf der ersten Schicht durch das "via" auf die dritte Schicht übertragen. Die Schleife befindet sich immer noch auf der zweiten Schicht, um die Eigenschaften niedriger Induktivität, großer Kapazität und guter elektromagnetischer Abschirmleistung beizubehalten.

Was ist, wenn die eigentliche Verkabelung nicht so ist? Zum Beispiel geht die Signalleitung auf der ersten Schicht durch das Durchgangsloch zur zehnten Schicht, dann muss das Schleifensignal die Masseebene aus der neunten Schicht finden, und der Schleifenstrom muss die nächste Masse über finden (wie Erdungsstifte von Komponenten wie Widerständen oder Kondensatoren). Wenn es eine solche Via in der Nähe gibt, haben Sie wirklich Glück. Wenn kein solches Schließen-Durchgangsloch verfügbar ist, wird die Induktivität größer, die Kapazität wird reduziert und die EMI wird definitiv steigen.

Wenn die Signalleitung das aktuelle Paar Verdrahtungsschichten durch Durchkontaktierungen zu anderen Verdrahtungsschichten verlassen muss, sollten Masseverbindungen in der Nähe der Durchkontaktierungen platziert werden, damit das Schleifensignal reibungslos zur richtigen Erdungsschicht zurückkehren kann. Bei der geschichteten Kombination der vierten und siebten Schicht kehrt die Signalschleife von der Leistungsschicht oder der Masseschicht (d. h. der fünften oder sechsten Schicht) zurück, da die kapazitive Kopplung zwischen der Leistungsschicht und der Masseschicht gut ist und das Signal leicht zu übertragen ist.

7. Entwurf mehrerer Leistungsschichten

Wenn die beiden Leistungsschichten derselben Spannungsquelle große Ströme ausgeben müssen, sollte die Leiterplatte in zwei Sätze von Leistungsschichten und Masseschichten ausgelegt werden. In diesem Fall wird zwischen jedem Paar Strom- und Bodenschichten eine isolierende Schicht gelegt. Auf diese Weise erhalten wir die beiden Paare von Leistungsbusstäben mit gleichen Impedanzen, die den erwarteten Strom teilen. Wenn das Stapeln der Leistungsschichten dazu führt, dass die Impedanz ungleich ist, wird der Shunt nicht einheitlich sein, die transiente Spannung wird viel größer sein, und das EMI wird stark zunehmen.

Sind mehrere Versorgungsspannungen mit unterschiedlichen Werten auf der Leiterplatte vorhanden, sind entsprechend mehrere Versorgungsschichten erforderlich. Denken Sie daran, ihre eigenen gekoppelten Netzteile und Erdungsschichten für verschiedene Netzteile zu erstellen. Beachten Sie in den beiden oben genannten Fällen bei der Bestimmung der Position der gekoppelten Leistungsschicht und der Masseschicht auf der Leiterplatte die Anforderungen des Herstellers an eine ausgewogene Struktur.

8. Zusammenfassung

In Anbetracht der Tatsache, dass die meisten der von Ingenieuren entworfenen Leiterplatten traditionelle Leiterplatten mit einer Dicke von 62 Mils und keine blinden oder vergrabenen Durchkontaktierungen sind, beschränkt sich die Diskussion über Leiterplattenschichten und Stapeln in diesem Artikel auf dieses. Für Leiterplatten mit großen Dickenunterschieden ist das in diesem Artikel empfohlene Schichtschema möglicherweise nicht ideal. Darüber hinaus ist der Verarbeitungsprozess der Leiterplatte mit Sacklöchern oder vergrabenen Löchern unterschiedlich, und das Schichtverfahren in diesem Artikel ist nicht anwendbar.

Beim Leiterplattendesign sind die Dicke, der Prozess und die Anzahl der Schichten der Leiterplatte nicht der Schlüssel zur Lösung des Problems. Ausgezeichnetes geschichtetes Stapeln ist, die Umgehung und Entkopplung des Strombusses und die transiente Spannung auf der Leistungsschicht oder Masseschicht zu gewährleisten. Der Schlüssel, um das elektromagnetische Feld des Signals und der Stromversorgung zu minimieren. Idealerweise sollte zwischen der Signalleitungsschicht und der Rückleitungsschicht eine isolierende Isolationsschicht vorhanden sein, und der gekoppelte Layerabstand (oder mehr als ein Paar) sollte so klein wie möglich sein. Basierend auf diesen Grundkonzepten und Prinzipien kann eine Leiterplatte entworfen werden, die den Designanforderungen immer gerecht wird. Jetzt, da die Anstiegszeit des IC sehr kurz ist und kürzer sein wird, ist die Technologie, die in diesem Artikel diskutiert wird, unerlässlich, um das Problem der EMI-Abschirmung zu lösen.