Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
PCB-Technologie

PCB-Technologie - Analyse von Bauteilen auf Leiterplatten, die für elektrostatischen Ausfall anfällig sind

PCB-Technologie

PCB-Technologie - Analyse von Bauteilen auf Leiterplatten, die für elektrostatischen Ausfall anfällig sind

Analyse von Bauteilen auf Leiterplatten, die für elektrostatischen Ausfall anfällig sind

2021-09-09
View:450
Author:Frank


((1)). Analyse vauf elektrostbeiisttttttttttttttttttttttttttttttttttttttttttttttttch Aufschlüsselung
Der MOS Rohr is ein ESD empfindlich Gerät, seine Eingabe Widerstund is sehr hoch, und die Kapazesät zwischen die Ander und die Quelle is sehr klein, so es is sehr einfach zu be aufgeladen von die extern elektromagnetisch Feld oder stbeiisch Elektrizesät (a klein Betrag von Ladung keinn Foderm a beträchtlich Betrag on die Kapazesät zwischen die Elektroden. Hoch Speinnung (dünnk U=Q/C) wird Schäden die Rohr), und weil es is schwierig zu Entladung die Ladung in die Falle von strong statisch Elektrizesät, es is einfach zu Ursache elektrostatisch Aufschlüsselung. Dodert sind zwei Wege von elektrostatisch Aufschlüsselung: eine is die Spannung Typ, dalss is, die thin Oxid Ebene von die Toder PaVerwEndeungn nach unten, Ursache a kurz Schaltung zwischen die Toder und die Quelle, oder a kurz Schaltung zwischen die Toder und die Abfluss; die untere is die Leistung Typ, dass is, Metall Die Aluminium Strewennen von die chemisch Film is geblasen, resultierend in an vonfen Toder oder an vonfen Quelle. Die JFET-Röhre, wie die MOS-Röhre, hat a sehr hoch Eingabe Widerstund, aber die Eingabe Widerstund von die MOS-Röhre is höher.

Reverse-biased pn-junctions sind anfälliger für diermische Ausfälle als voderwärts-biased pn-junctions, und die Energie, die benötigt wird, um die junctions unter reverse-biased Bedingungen zu beschädigen, beträgt nur etwa ein Zehntel der Energie unter voderwärts-biased Bedingungen. Dies liegt daran, dass bei Reverse Bias der größte Teil der Energie in der Meste des Verbindungsbereichs verbraucht wird, während bei Foderward Bias es hauptsächlich auf dem Massenwiderstund außerhalb des Verbindungsbereichs verbraucht wird. Bei bipolsindn Geräten ist die Fläche der Emesterverbindung neinrmalerweise kleiner als die underer Verbindungen, und die Verbindungsoberfläche ist näher an der Oberfläche als undere Verbindungen, so dass die Degradation der Emesterverbindung vont beobachtet wird. Darüber hinaus ist eine pn-Verbindung mes einer Durchschlagsspannung höher als 100V oder einem Leckstrom weniger als 1nA (wie die Gate-Verbindung eines JFET) empfindlicher gegenüber elektrostatischer Entladung als eine herkömmliche pn-Verbindung ähnlicher Größe.

Alles ist relativ, nicht absolut. MOS-Transiszuren sind nur empfindlicher gegenüber underen Geräten. ESD hat eine große Eigenschaft der Zufälligkees. Es ist nicht möglich, MOS-Transiszuren zu zerlegen, ohne ihnen zu begegnen. Auch wenn ESD erzeugt wird, darf das Rohr nicht abgebrochen werden. Die grundlegenden physikalischen Eigenschaften von statischer Elektrizesät sind: (1) Es gibt Anziehung oder Abszußung; (((2))) Es gibt ein elektrisches Feld und es gibt einen Potentialunterschied zur Erde; (((3))) Ein Entladestrom wird erzeugt. Diese drei Sesuatieinen, nämlich ESD, betreffen im Allgemeinen elektronische Bauteile in den folgenden drei Sesuationen: (1) Das Bauteil absoderbiert Staub, ändert die Impedanz zwischen den Leesungen und beeinflusst die Funktion und Lebensdauer des Bauteils; (2) Die Isolierschicht des Bauteils wird durch das elektrische Feld oder Strom zerstört. Und der Leeser, machen Sie die Komponente unfähig zu arbeesen (vollständig zerstört); (3) aufgrund des svoneinrtigen elektrischen Feldweichen oder der Stromüberheszung wird das Bauteil verletzt, obwohl es immer noch arbeiten kann, aber die Lebensdauer ist beschädigt. Daher kann die Beschädigung von ESD an der MOS-Röhre ein oder drei Fälle sein, und es ist nicht unbedingt der zweite Fall jedes Mal. In den oben genannten drei Fällen, wenn das Bauteil vollständig zerstört wird, muss es während der Produktion und Qualitätsprüfung mit weniger Auswirkungen erkannt und beseitigt werden. Ist das Bauteil leicht beschädigt, ist es im NodermalPrüfung nicht leicht zu finden. In diesem Fall tritt der Schaden vont erst auf, wenn er mehrfach bearbeitet wurde oder sogar im Einsatz ist. Es ist nicht nur schwer zu kontrollieren, sondern auch schwer vorhersehbar. Die Schäden, die durch statische Elektrizität an elektronischen Bauteilen verursacht werden, sind nicht geringer als die Schäden, die durch schwere Feuer- und Explosionsunfälle verursacht werden.

Zweitens die Verhinderung von statischer Elektrizität

Leiterplatten

Unter was Umstände wird Leiterplatten leiden electrostatisch Schäden? Es kann be sagte dass die ganze Prozess von elektronisch Produkte von Produktion zu Verwendung is bedroht von statisch Elektrizität. Von Gerät Herstellung zu Plug-in Montage und Schweißen, komplett Maschine Montage, Verpackung und TransHafen zu Produkt Anwendung, all sind under die Bedrohung von statisch elektrischity. In die ganze Produktion Prozess von elektronisch Produkte, at jede klein Schritt in jede Bühne, elektrostatisch empfindlich Komponenten kann be Auswirkungened or beschädigt von statisch elektrischity. In Tatsache, die die meisten wichtig und leicht vernachlässigt Punkt is die Übertragung und Transport von die Komponentes. die Prozess von. In dies Prozess, Transport is leicht beschädigt fällig zu statisch elektrischity generiert von die extern elektrisch Feld (such as Passieren in der Nähe Hochspannung Ausrüstung, häufig Bewegung von Arbeiters, schnell Bewegung von Fahrzeuge, etc.). Dortfüre, Spezial Aufmerksamkeit muss be bezahlt zu die Transport und Transport Prozess zu Reduzieren Verlustes und vermeiden inUnterschied. Streitigkeiten. Wenn du schützen it, Hinzufügen Zener Spannung regulazur zu schützen it.

Die aktuelle MOS-Röhre lässt sich nicht so einfach abbauen, insbesondere die Hochleistungs-vmos, die hauptsächlich durch Dioden geschützt sind. Die vmos-Gate-Kapazität ist groß, und keine Hochspannung kann induziert werden. Im Gegensatz zum trockenen Norden ist der feuchte Süden nicht anfällig für statische Elektrizität. Darüber hinaus wurde bei den meisten CMOS-Geräten ein IO-Port-Schutz hinzugefügt. Aber es ist keine gute Angewohnheit, die Pins von CMOS-Geräten direkt mit den Händen zu berühren. Mach wenigstens die Lötbarkeit des Stwennts schlechter.

Erstens ist der Eingangswiderstund der MOS-Röhre selbst sehr hoch, und die Kapazität zwischen dem Gate und der Quelle ist sehr klein, so dass es sehr einfach ist, durch das externe elektromagnetische Feld oder elektrostatische Induktion geladen zu werden, und eine kleine Menge an Ladung kann eine sehr hohe Spannung auf der Kapazität zwischen den Elektroden bilden. (U=Q/C), beschädigen Sie das Rohr. Obwohl die MOS-Eingangsklemme antistatische Schutzmaßnahmen aufweist, muss sie dennoch vorsichtig behundelt werden. Es ist am am am bestenenen, Metallbehälter oder leitfähige Materialien für Lagerung und Transport zu verwenden und nicht in chemische Materialien oder chemische Fasergewebe zu platzieren, die anfällig für statische Hochspannung sind. Beim Zusammenbau und Debuggen sollten Werkzeuge, Instrumente, Werkbänke usw. gut geerdet sein. Um Schäden zu vermeiden, die durch die elektrostatische Störung des Bedieners verursacht werden, wenn es nicht geeignet ist, Nylon- oder Chemiefaserkleidung zu tragen, ist es am besten, den Boden zu berühren, bevor Sie den integrierten Block mit Händen oder Werkzeugen berühren. Wenn die Geräteleitungen gerade und gebogen oder manuell geschweißt werden, muss die verwendete Ausrüstung gut geerdet sein.

Zweiter, die aktuell zulerance von die Schutz Diode at die Eingabe end von die MOS Schaltung is allgemein 1mA wenn it is gedreht on. Wann tunrt kann be übermäßig vorübergehend Eingabe aktuell (over 10mA), die Eingabe Schutz resiszur sollte be verbunden in Serie. Dortfüre, a MOS tube mit intern Schutz resiszurs kann be ausgewählt für Anwendung. In Zusatz, becaVerwendung die svonort Energie absorbiert von die Schutz Schaltung is begrenzt, zuo groß svonort Signale und übermäßig hoch elektrostatisch Spannung wird machen die Schutz Schaltung Verwendungweniger. Dierefore, die elektrisch Löten Eisen muss be zuverlässig geerdet während Löten zu praucht Leckage von Elektrizität von durchdringend die Eingabe Terminal von die Gerät. In allgemein use, die Reste Wärme von die elektrisch Löten Eisen kann be verwendet for Löten nach die Leistung is gedreht vonf, und die Bodening Stwennt sollte be gelötet zuerst.