Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
Die zuverlässigste PCB- und PCBA-Servicefabrik.
The key tasks of China's copper clad laminate (CCL) industry in the future development strategy, in Bezug auf Produkte, arbeiten hart an neuen PCB-SubstratMaterialien, und durch die Entwicklung neuer Substratmaterialien und technologischer Durchbrüche, Chinas modernste CCL-Technologie hat. Die Entwicklung der unten aufgeführten neuen Hochleistungs-CCL-Produkte ist ein Schlüsselthema, dem Ingenieure und Techniker in Chinas kupferplattierter Laminatindustrie zukünftig Aufmerksamkeit widmen werden..
Bleifreies, kompatibles kupferplattiertes Laminat
Auf dem 11.Oktober-Treffen der Europäischen Union wurden zwei "Europäische Richtlinien" zum Umweltschutz verabschiedet. Die beiden "Europäischen Richtlinien" beziehen sich auf die "Richtlinie über Elektro- und Elektronikproduktabfälle" (WEEE) und die "Beschränkung der Verwendung bestimmter gefährlicher Stoffe" (RoHs). In diesen beiden gesetzlichen Richtlinien werden die Anforderungen klar genannt. Die Verwendung bleihaltiger Materialien ist verboten. Der beste Weg, auf diese beiden Richtlinien zu reagieren, besteht daher darin, so schnell wie möglich bleifreie kupferplattierte Laminate zu entwickeln.
Hochleistungs-kupferplattiertes Laminat
The high-performance copper clad laminates referred to here include low dielectric constant (Dk) copper clad laminates, Kupferplattierte Laminate für Hochfrequenz- und Hochgeschwindigkeits-Leiterplatten, Kupfer beschichtete Laminate mit hoher Hitzebeständigkeit, and various substrate materials (resin coated Copper foil, Organischer Harzfilm, der die Isolierschicht der mehrschichtigen Leiterplatte mit laminiertem Verfahren bildet, Glasfaserverstärktes oder anderes organisches faserverstärktes Prepreg, etc.). In the next few years (to 2010), bei der Entwicklung dieser Art von Hochleistungs-kupferplattierten Laminaten, entsprechend der prognostizierten zukünftigen Entwicklung der elektronischen Installationstechnik, die entsprechenden Leistungsindexwerte sollten erreicht werden.
Substratmaterial für IC-Paketträger
Die Entwicklung von Substratmaterialien für IC-Verpackungssubstrate (auch IC-Verpackungssubstrate genannt) ist derzeit ein sehr wichtiges Thema. Es ist auch ein dringender Bedarf, Chinas IC-Verpackung und Mikroelektronik-Technologie zu entwickeln. Mit der Entwicklung von IC-Verpackungen in Richtung hoher Frequenz und niedrigem Stromverbrauch werden IC-Verpackungssubstrate in wichtigen Eigenschaften wie niedrige dielektrische Konstante, niedriger dielektrischer Verlustfaktor und hohe Wärmeleitfähigkeit verbessert. Ein wichtiges Thema zukünftiger Forschung und Entwicklung ist die effektive thermische Koordination und Integration von Substratwärmeanschlusstechnik – Wärmeableitung.
Um die Freiheit des IC-Verpackungsdesigns und der Entwicklung neuer IC-Verpackungstechnologien zu gewährleisten, ist es unerlässlich, Modellversuche und Simulationstests durchzuführen. Diese beiden Aufgaben sind sehr bedeutsam, um die charakteristischen Anforderungen von Substratmaterialien für IC-Verpackungen zu meistern, d.h. ihre elektrische Leistung, Wärme- und Wärmeableitungsleistung, Zuverlässigkeit und andere Anforderungen zu verstehen und zu meistern. Darüber hinaus sollte sie weiter mit der IC-Verpackungsdesign-Industrie kommunizieren, um einen Konsens zu erzielen. Die Leistung des entwickelten Substratmaterials wird dem Designer des kompletten elektronischen Produkts rechtzeitig zur Verfügung gestellt, so dass der Designer eine genaue und fortschrittliche Datengrundlage aufbauen kann.
Der IC-Paketträger muss auch das Problem der Inkonsistenz im Koeffizienten der thermischen Ausdehnung mit dem Halbleiterchip lösen. Auch wenn es ein Mehrschichtige Leiterplatte Platine geeignet für die Herstellung von Feinschaltungen, there is a problem that the thermal expansion coefficient of the insulating substrate is generally too large (generally, der Wärmeausdehnungskoeffizient ist 60ppm/°C). Der Wärmeausdehnungskoeffizient des Substrats erreicht etwa 6 ppm, der dem Halbleiterchip nahe kommt, eine "schwierige Herausforderung" für die Fertigungstechnik des Substrats.
Um sich an die Entwicklung der hohen Geschwindigkeit anzupassen, sollte die dielektrische Konstante des Substrats 2.0 erreichen, und der dielektrische Verlustfaktor kann nahe an 0.001 liegen. Aus diesem Grund wird eine neue Generation von Leiterplatten, die die Grenzen herkömmlicher Substratmaterialien und traditioneller Herstellungsverfahren überschreiten, voraussichtlich in der Welt um 2005 erscheinen. Der technologische Durchbruch ist vor allem der Durchbruch bei der Verwendung neuer Substratmaterialien.
